CHƯƠNG 4. MẠCH TUẦN TỰ - FLIP-FLOP VÀ ỨNG DỤNG

4.1 Giới thiệu

Trong các chương trước chúng ta đã nghiên cứu các mạch logic tổ hợp, ở chương này chúng ta sẽ làm quen với một dạng mạch mới gọi là mạch tuần tự. Phần tử cơ bản nhất của mạch tuần tự là Flip-Flop. Hai đặc điểm cơ bản của mạch tuần tự là: trạng thái sau phụ thuộc vào trạng thái trước đó và có tính nhớ. Flip-Flop là thành phần cơ bản để xây dựng các mạch đếm, các thanh ghi, các mạch điều khiển tuần tự và cũng được sử dụng như bộ nhớ để lưu trữ dữ liệu tạm thời.

Các mạch logic tổ hợp có mức logic ngõ ra tại một thời điểm tùy thuộc vào các mức logic ngõ vào tại thời điểm đó. Các mức logic ngõ vào trước đó không ảnh hưởng đến ngõ ra hiện tại bởi vì mạch logic tổ hợp không có nhớ. Trong hầu hết các hệ thống số đều có kết hợp cả mạch logic tổ hợp và các phần tử nhớ.



Hình 4.1 Sơ đồ khối hệ thống số kết hợp mạch logic tổ hợp với các phần tử nhớ

Hình 4.1 trình bày sơ đồ khối của một hệ thống số tổng quát mà có kết hợp giữa tổ hợp cổng logic với các phần tử nhớ. Phần mạch logic tổ hợp nhận tín hiệu logic từ ngõ vào bên ngoài và từ ngõ ra của những phần tử nhớ. Mạch logic tổ hợp hoạt động dựa trên các ngõ vào để làm thay đổi ngõ ra, và một phần sử dụng để thiết lập giá trị nhị phân để lưu trữ trong phần tử nhớ, tín hiệu này cũng sử dụng để đưa đến ngõ vào các cổng logic trong mạch tổ hợp cho trạng thái tiếp theo. Như vậy dẫn đến kết quả ngõ ra của hệ thống số không những phụ thuộc vào các ngõ vào bên ngoài mà còn phụ thuộc vào thông tin được lưu trữ trong phần tử nhớ.

Thành phần quan trọng nhất của phần tử nhớ là flip-flop, và flip-flop cũng được tạo ra từ các cổng logic. Nhưng cổng logic thì bản thân nó không có khả năng lưu trữ, phải nhờ vào phương pháp kết nối các cổng logic với nhau cho phép nó có khả năng lưu trữ thông tin. Có một số phương pháp kết nối các cổng logic với nhau để tạo nên các loại flip-flop khác nhau.



Hình 4.2 Sơ đồ khối tổng quát của flip-flop

Hình 4.2 là sơ đồ khối tổng quát của flip-flop. Trong sơ đồ này có hai ngõ ra ký hiệu là Q và $\overline{Q}$ là hai ngõ ra có giá trị đối nhau (Q = 0, $\overline{Q}$ =1). Khi đề cập đến trạng thái ngõ ra của flip-flop chúng ta thường chỉ đề cập đến ngõ ra Q, còn ngõ ra $\overline{Q}$ thì đương nhiên là đảo trạng thái so với ngõ ra Q. Ví dụ như chúng ta có ngõ ra flip-flop lên mức cao tức là Q = 1, và chúng ta có ngõ ra flip-flop xuống mức thấp tức là Q = 0. Hai trạng thái hoạt động của flip-flop được tóm tắt như sau:

Q = 1, $\overline{Q}$ = 0 gọi là mức cao hay mức 1, và cũng được gọi là trạng thái SET

Q = 0, $\overline{Q}$ = 1 gọi là mức thấp hay mức 0, và cũng được gọi là trạng thái CLEAR hay RESET.

Chú ý rằng trạng thái mức cao (Q = 1, $\overline{Q}$ = 0) được gọi là trạng thái SET. Khi nào các ngõ vào flip-flop làm cho Q = 1 chúng ta gọi flip-flop được đặt lại hay flip-flop đã được SET. Tương tự như vậy, trạng thái mức thấp (Q = 0, $\overline{Q}$ = 1) thì cũng được gọi là trạng thái CLEAR hoặc RESET. Khi nào các ngõ vào flip-flop làm cho Q = 0 thì chúng ta gọi flip-flop được xóa hay reset lại.

4.2 Mạch chốt RS

4.2.1 Mạch chốt RS sử dụng cổng NAND

Hầu hết các mạch chốt cơ bản được cấu tạo từ cổng NAND hoặc cổng NOR. Đối với loại dùng cổng NAND chúng ta có mạch chốt như trong hình 4.3. Hai cổng NAND được nối với nhau bằng cách lấy ngõ ra của cổng NAND 1 nối với một ngõ vào của cổng NAND 2 và ngược lại. Ngõ ra của các cổng được ký hiệu tương ứng là Q và $\overline{Q}$ và cũng là ngõ ra của mạch chốt, bình thường các ngõ ra này luôn luôn đảo với nhau. Có hai ngõ vào chốt: ngõ vào

S’ dùng để đặt Q lên mức logic 1, còn ngõ vào R’ dùng để xóa Q về trạng thái 0.



Hình 4.3 Sơ đồ nguyên lý mạch chốt sử dụng cổng NAND

Các ngõ vào S’ và R’ bình thường ở mức logic 1, khi nào chúng ta muốn thay đổi ngõ ra thì tác động xung mức thấp vào ngõ vào tương ứng. Chúng ta sẽ bắt đầu phân tích với hai trường hợp của ngõ ra khi ngõ vào S’ và R’ đều ở mức logic 1.

Trường hợp thứ nhất như trong hình 4.4a, trong đó có ngõ ra Q = 0 và $\overline{Q}$ = 1. Với Q = 0 thì các ngõ vào của cổng NAND 2 là 0 và 1 nên $\overline{Q}$ = 1, mức logic 1 từ $\overline{Q}$ làm cho các ngõ vào của cổng NAND 1 đều bằng 1 (vì S’ = 1) nên dẫn đến ngõ ra Q = 0. Và tiếp theo đến lượt ngõ ra Q = 0 tác động đến ngõ vào của cổng NAND 2 làm cho ngõ ra $\overline{Q}$ = 1.



Hình 4.4 Hai trạng thái ngõ ra khi S’ = R’ = 1

Trường hợp thứ hai như trong hình 4.4b, trong đó có ngõ ra Q = 1 và $\overline{Q}$ = 0. Với $\overline{Q}$ = 0 thì các ngõ vào của cổng NAND 1 là 0 và 1 nên Q = 1, mức logic 1 từ Q làm cho các ngõ vào của cổng NAND 2 đều bằng 1 (vì R’ = 1) nên dẫn đến ngõ ra $\overline{Q}$ = 0. Và tiếp theo đến lượt ngõ ra $\overline{Q}$ = 0 tác động đến ngõ vào của cổng NAND 1 làm cho ngõ ra Q = 1.

Trạng thái SET của mạch chốt sử dụng cổng NAND

Bây giờ chúng ta xét trường hợp khi cho một xung mức 0 tác động vào ngõ vào S’ trong khi ngõ vào R’ vẫn giữ ở mức 1. Hình 4.5a biểu diễn hoạt động của mạch khi ngõ ra trước đó Q = 0, xung mức 0 tác động vào S’ tại

thời điểm t_0 nên Q sẽ lên mức 1 và mức 1 này buộc ngõ ra $\overline{Q}$ xuống mức 0. Vì vậy nên ta có hai ngõ vào của cổng NAND 1 đều bằng 0, khi ngõ vào S' lên mức 1 tại thời điểm t_1, ngõ ra Q vẫn giữ ở mức 1 và ngõ ra $\overline{Q}$ giữ ở mức 0.



Hình 4.5 Trạng thái ngõ ra mạch chốt khi S' tác động

Hình 4.5b biểu diễn hoạt động của mạch khi ngõ ra trước đó Q = 1, xung mức 0 tác động vào S' tại thời điểm t_0 nên Q sẽ vẫn giữ mức 1 và mức 1 này buộc ngõ ra $\overline{Q}$ giữ ở mức 0. Vì vậy nên ta có hai ngõ vào của cổng NAND 1 đều bằng 0, khi ngõ vào S' lên mức 1 tại thời điểm t_1, ngõ ra Q vẫn giữ ở mức 1 và ngõ ra $\overline{Q}$ giữ ở mức 0.

Trạng thái RESET của mạch chốt sử dụng cổng NAND

Nếu cho một xung mức thấp tác động vào ngõ vào R' trong khi ngõ vào S' vẫn giữ ở mức 1. Hình 4.6a trình bày hoạt động của mạch khi trạng thái ngõ ra trước khi cho xung vào là Q = 0 và $\overline{Q}$ = 1. Vì Q = 0 đặt vào ngõ vào cổng NAND 2 nên ngõ ra cổng NAND 2 vẫn duy trì ở mức 1, xung mức thấp tác động vào R' tại thời điểm t_0 không làm ảnh hưởng đến ngõ ra này. Khi ngõ vào R' trở lên mức 1 tại thời điểm t_1 ngõ ra vẫn giữ nguyên trạng thái Q = 0 và $\overline{Q}$ = 1.



Hình 4.6 Trạng thái ngõ ra mạch chốt khi R' tác động

Hình 4.6b trình bày hoạt động của mạch khi trạng thái ngõ ra trước khi cho xung vào là Q = 1 và $\overline{Q}$ = 0. Vì $\overline{Q}$ = 0 đặt vào ngõ vào cổng NAND 1 nên ngõ ra cổng NAND 1 lên mức 1, xung mức thấp tác động vào R' tại thời điểm t_0 làm cho ngõ ra $\overline{Q}$ lên mức 1 và mức 1 này cùng với S' = 1 đặt vào

các ngõ vào cổng NAND 1 làm cho ngõ ra cổng NAND 1 xuống mức 0. Khi ngõ vào R' trở lên mức 1 tại thời điểm t_1 ngõ ra vẫn giữ nguyên trạng thái Q = 0 và $\overline{Q}$ = 1.

Mạch chốt NAND tác động đồng thời SET và RESET

Trường hợp cuối cùng chúng ta xét khi cho cả hai ngõ vào S' và R' cùng đồng thời tác động xung mức thấp. Điều này sẽ tạo ra mức logic cao ở ngõ ra của cả hai cổng NAND (Q = $\overline{Q}$ = 1). Rõ ràng chúng ta không mong muốn điều này xảy ra vì hai ngõ ra Q và $\overline{Q}$ là đảo của nhau. Thêm vào đó, khi cho hai ngõ vào S' và R' lên mức 1 thì kết quả trạng thái ngõ ra tùy thuộc vào ngõ vào nào lên mức 1 trước. Nếu cho hai ngõ vào S' và R' cùng lên mức 1 thì kết quả ngõ ra như thế nào không thể xác định được. Do đó trạng thái S' = R' = 0 không được sử dụng cho mạch chốt dùng cổng NAND (trạng thái cấm).

Tóm tắt hoạt động mạch chốt sử dụng cổng NAND



Bảng 4.1 Bảng trạng thái của mạch chốt cổng NAND

S'	R'	Ngõ ra
1	1	Không đổi
0	1	Q = 1
1	0	Q = 0
0	0	Cấm

Khi S' = R' = 1, trạng thái ngõ vào này không làm ngõ ra thay đổi, Q và $\overline{Q}$ giữ nguyên trạng thái trước đó.

Khi S' = 0 và R' = 1, trạng thái ngõ vào này tác động làm ngõ ra Q = 1. Trạng thái ngõ ra này vẫn được giữ lại khi ngõ vào S trở lên mức 1 được gọi là trạng thái "đặt" của mạch chốt.

Khi S' = 1 và R' = 0, trạng thái ngõ vào này tác động làm ngõ ra Q = 0. Trạng thái ngõ ra này vẫn được giữ lại khi ngõ vào R trở lên mức 1 được gọi là trạng thái "xóa" của mạch chốt.

Khi S' = R' = 0, trạng thái ngõ vào này SET và CLEAR cùng tác động dẫn đến ngõ ra Q = $\overline{Q}$ = 1. Nếu các ngõ vào đồng thời lên mức 1 thì kết quả không xác định nên trạng thái ngõ vào này không được sử dụng.

Ví dụ 4.1: Cho các tín hiệu ngõ vào mạch chốt sử dụng cổng NAND như trong hình 4.7. Giả sử trạng thái ban đầu Q = 0. Hãy xác định các trạng thái tiếp theo của Q.



Hình 4.7 Tín hiệu vào và ra của mạch chốt sử dụng cổng NAND

Ban đầu S' = R' = 1, ngõ ra Q = 0. Khi tín hiệu R' xuống mức 0 tại thời điểm t_1 không ảnh hưởng đến ngõ ra vì trước đó Q = 0. Khi tín hiệu S' xuống mức 0 tại thời điểm t_2 ngõ ra Q = 1 (do S' = 0, R' = 1), tại thời điểm t_3 tín hiệu S' lên mức 1 thì ngõ ra vẫn giữ nguyên trạng thái Q = 1 (do S' = 1, R' = 1). Khi tín hiệu S' xuống mức 0 tại thời điểm t_4 không làm thay đổi ngõ ra vì trước đó Q = 1. Khi tín hiệu R' xuống mức 0 tại thời điểm t_5 ngõ ra Q = 0 (do S' = 1, R' = 0), và R' lên mức 1 tại thời điểm t_6 không làm ảnh hưởng đến ngõ ra Q = 0 (do S' = 1, R' = 1).

4.2.2 Mạch chốt RS sử dụng cổng NOR



Hình 4.8 Sơ đồ mạch chốt RS sử dụng cổng NOR

Bảng 4.2 Bảng trạng thái của mạch chốt cổng NOR

S'	R'	Ngõ ra
0	0	Không đổi
1	0	Q = 1
0	1	Q = 0
1	1	Cấm

Phân tích hoạt động của mạch chốt sử dụng cổng NOR cũng giống như mạch chốt sử dụng cổng NAND. Kết quả cho trong bảng 4.2 và có thể tóm tắt như sau:

Khi S' = R' = 0, đây là trạng thái nghỉ của mạch chốt NOR và trạng thái ngõ vào này không ảnh hưởng đến ngõ ra, ngõ ra giữ nguyên trạng thái trước đó.

Khi S’ = 1, R’ = 0, ngõ ra được đặt lên mức 1 bất chấp ngõ ra trước đó bằng 0 hay 1.

Khi S’ = 0, R’ = 1, ngõ ra được xóa về mức 0 bất chấp ngõ ra trước đó bằng 0 hay 1.

Khi S’ = R’ = 1, đây là trường hợp SET và RESET cùng tác động dẫn đến ngõ ra $Q = \overline{Q} = 0$. Nếu các ngõ vào đồng thời xuống mức 0 thì không thể xác định ngõ ra. Do đó ngõ vào S’ = R’ = 1 không được sử dụng (trạng thái cấm sử dụng).

Ví dụ 4.2: Cho các tín hiệu ngõ vào mạch chốt sử dụng cổng NOR như trong hình 4.9. Giả sử trạng thái ban đầu Q = 0. Hãy xác định các trạng thái tiếp theo của Q.



Hình 4.9 Tín hiệu vào và ra của mạch chốt sử dụng cổng NOR

Ban đầu S’ = R’ = 0, ngõ ra Q = 0. Khi tín hiệu S’ lên mức 1 tại thời điểm t_1 Q được set lên mức 1 (do S’ = 1, R’ = 0) và vẫn giữ mức 1 khi tín hiệu S’ xuống mức 0 tại thời điểm t_2. Khi tín hiệu R’ lên mức 1 tại thời điểm t_3 ngõ ra xuống mức 0 (do S’ = 0, R’ = 1), tại thời điểm t_4 tín hiệu R’ xuống mức 0 thì ngõ ra vẫn giữ nguyên trạng thái Q = 0 (do S’ = 0, R’ = 0). Khi tín hiệu R’ lên mức 1 tại thời điểm t_5 không làm thay đổi ngõ ra vì trước đó Q = 0. Khi tín hiệu S’ lên mức 1 tại thời điểm t_6 ngõ ra Q = 1 (do S’ = 1, R’ = 0), và khi S’ xuống mức 0 sau đó không làm ảnh hưởng đến ngõ ra Q = 1 (do S’ = 0, R’ = 0).

4.3 Mạch chốt RS hoạt động với xung Ck

Trong các hệ thống số có thể hoạt động đồng bộ (synchronous) hoặc không đồng bộ (asynchronous). Trong những hệ thống không đồng bộ, thì ngõ ra của mạch logic có thể thay đổi trạng thái tại thời điểm khi có một hoặc nhiều ngõ vào thay đổi trạng thái. Hệ thống không đồng bộ nói chung khó thiết kế và có thể xảy ra lỗi nhiều hơn so với hệ thống đồng bộ.

Trong những hệ thống đồng bộ, thời điểm chính xác ngõ ra có thể thay đổi trạng thái được quyết định bởi tín hiệu thường được gọi là clock. Tín hiệu clock là một xung vuông như trong hình 4.10. Tín hiệu clock này được cung cấp đến tất cả các mạch trong hệ thống và ngõ ra của hệ thống chỉ có thể thay đổi trạng thái khi có tín hiệu clock tác động. Và thời điểm tác động của xung clock là cạnh xung bao gồm có cạnh lên và cạnh xuống. Cạnh lên là khi xung clock chuyển từ mức 0 lên mức 1, còn cạnh xuống là khi xung clock đi từ mức 1 xuống mức 0.



Hình 4.10 Tín hiệu xung clock mạch chốt SR

Trong hầu hết các hệ thống số thường được thiết kế ở dạng đồng bộ vì hệ thống đồng bộ thường dễ thiết kế và ít xảy ra lỗi hơn so với hệ thống không đồng bộ. Và các phần trong hệ thống được đồng bộ hóa bằng cách sử dụng xung clock.

Hoạt động đồng bộ của xung clock được thực hiện thông qua các flip-flop có xung clock và nó được thiết kế để thay đổi trạng thái này sang trạng thái khác dựa vào cạnh xung clock tác động.

Tốc độ hoạt động của hệ thống số đồng bộ tùy thuộc vào chu kỳ của xung clock. Một chu kỳ xung clock được xác định từ một cạnh lên đến cạnh lên kế tiếp hoặc từ một cạnh xuống đến cạnh xuống kế tiếp.

Flip-Flop hoạt động với xung clock

Flip-Flip có ngõ vào cấp xung clock và xung clock thường được ký hiệu là CLK, Ck hoặc CP. Hầu hết các ngõ vào xung clock được kích bằng cạnh và thường được chỉ thị bằng một hình tam giác nhỏ tại ngõ vào xung clock. Nếu chỉ có hình tam giác thì xung clock tác động cạnh lên tức là chỉ có tại thời điểm cạnh lên thì xung clock được tác động vào Flip-Flop còn tại các thời điểm khác thì không thể tác động. Và khi có hình tam giác kết hợp với dấu tròn (đảo) thì xung clock tác động cạnh xuống tức là chỉ có tại thời điểm cạnh xuống thì xung clock được tác động vào Flip-Flop còn tại các thời điểm khác thì không thể tác động.



Hình 4.11 Flip-Flop với ngõ vào xung clock

Flip-Flop còn có một hoặc nhiều hơn các ngõ vào điều khiển tùy thuộc vào loại Flip-Flop, tín hiệu của các ngõ vào này thay đổi không ảnh hưởng đến ngõ ra Q nếu không có cạnh xung clock tích cực. Hay nói cách khác thì các tín hiệu ngõ vào này tác động đồng bộ với tín hiệu xung clock nên được gọi là các ngõ vào đồng bộ.

Mạch chốt hoạt động với tín hiệu cho phép



Hình 4.12 Sơ đồ mạch chốt có ngõ vào tín hiệu Ck’

Bảng 4.3 Bảng trạng thái hoạt động của mạch chốt RS khi có Ck’

Ck’	S	R	Q	$\bar{Q}$	Trạng thái
0	x	x	Q_0	$\overline{Q_0}$	Không đổi
1	0	0	Q_0	$\overline{Q_0}$	Không đổi
1	0	1	0	1	Xóa Q
1	1	0	1	0	Đặt Q
1	1	1	1	1	Cấm

Chúng ta có thể nhận thấy rằng khi tín hiệu Ck’ = 0 và bất chấp các ngõ vào R và S thì ngõ ra vẫn giữ nguyên trạng thái trước đó. Chỉ khi có Ck’ = 1

thì mạch chốt mới được phép hoạt động, tín hiệu Ck' đóng vai trò là tín hiệu cho phép mạch chốt hoạt động.

Nếu tín hiệu xung clock là một xung vuông có hệ số công tác 50% thì không thể sử dụng để tác động trực tiếp vào Flip-Flop vì thời gian xung tồn tại mức 1 là ½ chu kỳ xung. Nếu trong khi xung clock ở mức 1 mà các tín hiệu ngõ vào thay đổi liên tục thì dẫn đến ngõ ra cũng thay đổi theo không thể kiểm soát được. Như vậy chúng ta giải quyết vấn đề làm sao mỗi xung clock tác động thì cho phép Flip-Flop chỉ có thể thay đổi trạng (nếu có) một lần duy nhất. Để thực hiện điều này thì xung clock phải có độ rộng nhỏ nhất nếu có thể (tức là thời gian tồn tại mức 1 của xung clock phải nhỏ)

Mạch thu hẹp độ rộng xung clock

Nếu Flip-Flop có tích hợp mạch làm hẹp độ rộng xung Ck thì sẽ được ký hiệu như trong hình 4.11(a) đối với Ck tác động cạnh lên và 4.11(b) đối với Ck tác động cạnh xuống.



Hình 4.13 Mạch thu hẹp độ rộng xung Ck,

(a) Ck tác động cạnh lên, (b) Ck tác động cạnh xuống

4.4 Các loại FLIP-FLOP

4.4.1 FLIP-FLOP RS

Sơ đồ ký hiệu Flip-Flop RS có ngõ vào xung clock (Ck) được trình bày như trong hình 4.14. Flip-Flop chỉ có thể thay đổi trạng thái ngõ ra khi có xung Ck. Các ngõ vào S và R điều khiển trạng thái của Flip-Flop giống như mô tả trong phần mạch chốt nhưng các tín hiệu này tự nó không làm thay đổi được trạng thái ngõ ra khi không có xung Ck.



Hình 4.14 Sơ đồ ký hiệu của Flip-Flop RS

Sơ đồ cấu tạo của Flip-Flop RS được trình bày như trong hình 4.15, Flip-Flop RS cũng tương tự như mạch chốt RS có tín hiệu cho phép. Đối với ngõ vào xung Ck người ta phải tích hợp một mạch làm hẹp xung. Tùy thuộc vào Flip-Flop có tích hợp mạch làm hẹp xung cạnh lên hay cạnh xuống mà chúng ta được Flip-Flop có Ck tác động cạnh lên hay cạnh xuống. Tín hiệu Ck' như trong hình 4.15 là tín hiệu Ck sau khi đã qua mạch làm hẹp xung và tín hiệu Ck' này chỉ tác động vào Flip-Flop khi nó ở mức logic cao.



Hình 4.15 Sơ đồ cấu tạo của Flip-Flop RS

Bảng 4.4 Bảng trạng thái hoạt động của Flip-Flop RS

Ngõ vào			Ngõ ra		Trạng thái
Ck'	S	R	Q_{n+1}	$\overline{Q_{n+1}}$	
0	x	x	Q_n	$\overline{Q_n}$	Không đổi
1	0	0	Q_n	$\overline{Q_n}$	Không đổi
1	0	1	0	1	Reset
1	1	0	1	0	Set
1	1	0	1	1	Cấm

Phương trình đặc tính

Bảng 4.5 Bảng trạng thái quan hệ ngõ ra kế tiếp với ngõ vào và ngõ ra hiện tại của Flip-Flop RS

Ngõ vào			Ngõ ra
S	R	Q_n	Q_{n+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	x
1	1	1	x

$$Q_{n+1} = S + \overline{R}Q_n$$

Dạng sóng vào/ra mô tả hoạt động của Flip-Flop RS khi Ck tác động cạnh xuống được trình bày như trong hình 4.16. Chúng ta có thể nhận thấy rằng ngõ ra Q chỉ có thể thay đổi trạng thái khi có cạnh xuống của xung Ck. Khi cạnh xuống của xung Ck tác động tại thời điểm t_0, lúc này trạng thái các ngõ vào S = 1 và R = 0 nên ngõ ra Q lên mức 1 tại thời điểm này. Tại thời điểm t_1, có cạnh xuống của xung Ck tác động nhưng lúc này S = R = 0 nên trạng thái ngõ ra không thay đổi, vẫn giữ nguyên mức 1. Tương tự tại thời điểm t_2, có cạnh xuống của xung Ck tác động và lúc này vì S = 0, R = 1 nên ngõ ra Q xuống mức 0. Khi S = R = 0 tại thời điểm t_1 ta có Q = 1, đến khoảng giữa thời điểm t_1 và t_2 ngõ vào R chuyển trạng thái lên mức cao nhưng ngõ ra vẫn giữ mức 1 cho đến khi có cạnh xuống xung Ck tác động tại thời điểm t_2 thì ngõ ra mới chuyển trạng thái.



Hình 4.16 Các dạng sóng vào/ra của Flip-Flop RS khi Ck tác động cạnh xuống

Dạng sóng vào/ra mô tả hoạt động của Flip-Flop RS khi Ck tác động cạnh lên được trình bày như trong hình 4.17. Phân tích tương tự như trường

hợp Ck tác động cạnh xuống nhưng phải chú ý Flip-Flop chỉ có thể chuyển trạng thái khi có cạnh lên của xung Ck.



Hình 4.17 Dạng sóng vào/ra của Flip-Flop RS khi Ck tác động cạnh lên

4.4.2 FLIP-FLOP JK

Sơ đồ ký hiệu của Flip-Flop JK được trình bày như trong hình 4.18. Các ngõ J và K điều khiển trạng thái của Flip-Flop giống như các ngõ vào S và R của Flip-Flop RS ngoại trừ một trạng thái ngõ vào J = K = 1 không phải là trạng thái cấm. Khi J = K = 1, Flip-Flop sẽ đảo trạng thái ngõ ra liên tục khi có xung Ck tác động.



Hình 4.18 Sơ đồ ký hiệu Flip-Flop JK

Sơ đồ cấu tạo của Flip-Flop JK được trình bày như trong hình 4.19



Hình 4.19 Sơ đồ cấu tạo Flip-Flop JK

Hoạt động của mạch như sau:

Khi Ck’ = 0 thì S’ = R’ = 1 bất chấp ngõ vào J và K. Với ngõ vào S’ = R’ = 1 thì ngõ ra mạch chốt RS không thay đổi trạng thái. Khi Ck’ = 0 người ta gọi đây là trường hợp không cho phép ngõ ra thay đổi trạng thái được trình bày như trong hình 4.20(a).

Các trường hợp cho phép thay đổi trạng thái của Flip-Flop chỉ xảy ra khi Ck’ = 1. Nhưng nếu Ck’ = 1 và J = K = 0 thì S’ = R’ = 1 ngõ ra cũng không đổi trạng thái được trình bày như trong hình 4.20(b).



Hình 4.20 Flip-Flop JK hoạt động với ngõ vào Ck’ = 0 và Ck’ = 1, J = K = 0

Khi Ck’ = 1, J = 0, K = 1, trong trường hợp này thì S’ = 1 còn trạng thái tại R’ phụ thuộc vào ngõ ra Q trước đó. Chúng ta phải xét hai trường hợp ngõ ra trước đó Q = 0 hoặc Q = 1 để xác định trạng thái tiếp theo. Giả sử trước đó Q = 0 thì các trạng thái được biểu diễn như trong hình 4.21(a), kết quả ngõ ra Q vẫn tiếp tục bằng 0. Giả sử nếu trước đó Q = 1 thì các trạng thái được biểu diễn như trong hình 4.21(b), kết quả ngõ ra Q vẫn chuyển về mức 0.

Kết quả cuối cùng Q = 0, $\bar{Q} = 1$



Hình 4.21 Flip-Flop JK hoạt động với ngõ vào Ck’ = 1, J = 0, K = 1

Khi Ck’ = 1, J = 1, K = 0, phân tích tương tự như trong hình 4.21 nhưng trong trường hợp này thì R’ = 1 còn trạng thái tại S’ phụ thuộc vào ngõ ra $\bar{Q}$ trước đó. Chúng ta phải xét hai trường hợp ngõ ra trước đó Q = 0 hoặc Q = 1 để xác định trạng thái tiếp theo. Giả sử trước đó Q = 0 thì các trạng thái được biểu diễn như trong hình 4.22(a), kết quả ngõ ra Q chuyển từ mức 0 lên mức

1. Giả sử nếu trước đó Q = 1 thì các trạng thái được biểu diễn như trong hình 4.22(b), kết quả ngõ ra Q vẫn giữ nguyên mức 1.

Kết quả cuối cùng Q = 1, $\bar{Q} = 0$



Hình 4.22 Flip-Flop JK hoạt động với ngõ vào Ck' = 1, J = 1, K = 0

Khi Ck' = 1, J = K = 1, trong trường hợp này cả S' và R' đều không xác định được trạng thái từ các ngõ vào. Cũng giống như hai trường hợp trên chúng ta phải giả sử ngõ ra trước đó Q = 0 hoặc Q = 1 để xác định trạng thái tiếp theo. Giả sử trước đó Q = 0 thì các trạng thái được biểu diễn như trong hình 4.23(a), kết quả ngõ ra Q chuyển từ mức 0 lên mức 1. Giả sử nếu trước đó Q = 1 thì các trạng thái được biểu diễn như trong hình 4.23(b), kết quả ngõ ra Q chuyển từ mức 1 xuống mức 0.

Kết quả cuối cùng ngõ ra Q đảo trạng thái so với trạng thái trước đó.



Hình 4.23 Flip-Flop JK hoạt động với ngõ vào Ck' = 1, J = 1, K = 1

Bảng 4.6 Bảng trạng thái hoạt động của Flip-Flop JK

Ngõ vào			Ngõ ra		Trạng thái
Ck	J	K	Q_{n+1}	$\overline{Q_{n+1}}$	
0	x	x	Q_n	$\overline{Q_n}$	Không đổi
1	0	0	Q_n	$\overline{Q_n}$	Không đổi
1	0	1	0	1	Reset
1	1	0	1	0	Set
1	1	1	$\overline{Q_n}$	Q_n	Toggle

Phương trình đặc tính

Bảng 4.7 Bảng trạng thái quan hệ ngõ ra kế tiếp với ngõ vào và ngõ ra hiện tại của Flip-Flop JK

Ngõ vào			Ngõ ra
J	K	Q_n	Q_{n+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

$$Q_{n+1} = J\overline{Q_n} + \overline{K}Q_n$$

Dạng sóng vào/ra mô tả hoạt động của Flip-Flop JK khi Ck tác động cạnh xuống được trình bày như trong hình 4.24. Giải thích trạng thái ngõ ra của các thời điểm như sau: tại t_0 ngõ ra được Set lên mức 1, tại t_1 ngõ ra đảo trạng thái mức 1 trước đó xuống 0, tại t_2 ngõ ra bị xóa bằng 0, tại t_3 ngõ ra đảo trạng thái từ mức 0 trước đó lên mức 1, tương tự cho các thời điểm khác. Lưu ý cần phân biệt tại thời điểm t_7 và t_8, đối với t_7 ngõ ra được Set nên Q = 1 cho dù trước đó Q có bằng 0 hay bằng 1, nhưng thời điểm t_8 thì lại khác (không đổi trạng thái) ngõ ra cũng bằng 1 vì trước đó Q = 1, ngõ ra Q sẽ bằng 0 nếu trước đó Q có mức 0.



Hình 4.24 Dạng sóng vào/ra của Flip-Flop JK khi Ck tác động cạnh xuống

Dạng sóng vào/ra mô tả hoạt động của Flip-Flop JK khi Ck tác động cạnh lên được trình bày như trong hình 4.25. Lưu ý: ngõ ra chỉ có thể thay đổi trạng thái khi có cạnh lên của xung Ck tác động.



Hình 4.25 Dạng sóng vào/ra của Flip-Flop JK khi Ck tác động cạnh lên

4.4.3 FLIP-FLOP D

Flip-Flop D có sơ đồ ký hiệu như trong hình 4.26. Không giống như Flip-Flop RS và Flip-Flop JK, Flip-Flop D chỉ có một ngõ vào đồng bộ D (viết tắt từ Data). Hoạt động của Flip-Flop D thì rất đơn giản: ngõ ra Q sẽ có trạng thái giống như ngõ vào D khi có xung Ck tác động. Hay nói cách khác, mức logic tại ngõ vào D được lưu trữ trong Flip-Flop khi có Ck tác động.



Hình 4.26 Sơ đồ ký hiệu Flip-Flop D

Sơ đồ cấu tạo của Flip-Flop D được trình bày như trong hình 4.27



Hình 4.27 Sơ đồ cấu tạo Flip-Flop D

Theo sơ đồ cấu tạo hình 4.27 thì Flip-Flop D có cấu tạo giống Flip-Flop RS ngoại trừ ngõ vào S = D và R = $\overline{D}$. Do đó khi D = 0 thì S = 0 và R = 1 nên ngõ ra Q = 0, khi D = 1 thì S = 1 và R = 0 nên ngõ ra Q = 1. Đây là hai trạng thái Set và Reset của Flip-Flop RS.

Bảng 4.8 Bảng trạng thái hoạt động của Flip-Flop D

Ngõ vào		Ngõ ra		Trạng thái
Ck	D	Q_{n+1}	$\overline{Q_{n+1}}$	
0	x	Q_n	$\overline{Q_n}$	Không đổi
1	0	0	1	Reset
1	1	1	0	Set

Phương trình đặc tính

Bảng 4.9 Bảng trạng thái quan hệ ngõ ra kế tiếp với ngõ vào và ngõ ra hiện tại của Flip-Flop D

Ngõ vào		Ngõ ra
D	Q_n	Q_{n+1}
0	0	0
0	1	0
1	0	1
1	1	1

$$Q_{n+1} = D$$

Dạng sóng trong hình 4.28 mô tả hoạt động của Flip-Flop D. Giả sử ban đầu Q đang có mức 1, cạnh lên đầu tiên của xung Ck tại điểm a, ngõ vào D đang có mức 0 vì thế ngõ ra Q cũng về mức 0. Thậm chí ngõ vào D thay đổi mức logic giữa điểm a và b, nó không làm ảnh hưởng đến ngõ ra Q, Q vẫn giữ mức 0 của D từ điểm a. Khi có cạnh lên của xung Ck tại điểm b, Q sẽ lên mức 1 do thời điểm này D có đang có mức 1. Q sẽ lưu trữ mức 1 cho đến khi có cạnh lên của xung Ck tại điểm c, Q sẽ xuống mức 0 do D đang có mức 0 tại thời điểm này. Tương tự, ngõ ra Q sẽ lấy mức logic từ ngõ vào D khi có cạnh lên của xung Ck tại các điểm d, e, f và g. Lưu ý: ngõ ra Q vẫn ở mức 1 tại điểm e vì D vẫn có mức 1 tại thời điểm này.



Hình 4.28 Các dạng sóng mô tả hoạt động của Flip-Flop D

Nếu Flip-Flop D có Ck tác động cạnh xuống thì cũng tương tự như vậy ngoại trừ ngõ ra Q sẽ lấy giá trị ngõ vào D tại thời điểm cạnh xuống của xung Ck.

4.4.4 Flip-Flop hoạt động với các ngõ vào không đồng bộ

Đối với các Flip-Flop thì các ngõ vào như S, R, J, K và D hoạt động như các ngõ vào điều khiển. Các ngõ vào này được gọi là các ngõ vào đồng bộ vì nó chỉ tác động được đến ngõ ra Flip-Flop khi có xung Ck.

Hầu hết các Flip-Flop đều có một hoặc nhiều hơn các ngõ vào không đồng bộ khác hoạt động độc lập với các ngõ vào đồng bộ và xung Ck. Các tín hiệu không đồng bộ có thể sử dụng để Set (Preset) Flip-Flop lên trạng thái 1 hoặc Clear (Reset) Flip-Flop về trạng thái 0 tại bất kỳ thời điểm nào, bất chấp trạng thái của các ngõ vào đồng bộ khác.

Một Flip-Flop RS với các ngõ vào Pre và Clr tác động (tích cực) mức cao có sơ đồ nguyên lý được trình bày như hình 4.29.



Hình 4.29 Sơ đồ nguyên lý Flip-Flop RS có các ngõ vào Pre và Clr tác động mức cao

Hoạt động của mạch như sau:

Khi các ngõ vào Pre = Clr = 0, các trạng thái ngõ vào của các cổng logic được trình bày như trong hình 4.30. Các ngõ vào liên quan đến tín hiệu Pre và Clr đều bằng 1, nên Pre và Clr không làm ảnh hưởng đến ngõ ra Q. Như vậy Flip-Flop sẽ hoạt động theo các ngõ vào đồng bộ khác.



Hình 4.30 Trạng thái hoạt động của Flip-Flop khi Pre và Clr bằng 0

Khi các ngõ vào Pre = 0 và Clr = 1, các trạng thái ngõ vào của các cổng logic được trình bày như trong hình 4.31. Kết quả ngõ ra có Q = 0, trong trường hợp này tín hiệu Clr đã tác động và Pre không tác động nên ngõ ra Q được xóa về 0.



Hình 4.31 Trạng thái hoạt động của Flip-Flop khi Pre = 0 và Clr =1

Khi các ngõ vào Pre = 1 và Clr = 0, các trạng thái ngõ vào của các cổng logic được trình bày như trong hình 4.32. Kết quả ngõ ra có Q = 1, trong trường hợp này tín hiệu Pre đã tác động và Clr không tác động nên ngõ ra Q được set lên 1.



Hình 4.32 Trạng thái hoạt động của Flip-Flop khi Pre = 1 và Clr = 0



Hình 4.33 Trạng thái hoạt động của Flip-Flop khi Pre = 1 và Clr = 1

Khi các ngõ vào Pre = 1 và Clr = 1, các trạng thái ngõ vào của các cổng logic được trình bày như trong hình 4.33. Kết quả ngõ ra có Q = $\bar{Q}$ = 1, trong trường hợp này tín hiệu Pre và Clr đồng thời tác động nên ngõ ra Q và $\bar{Q}$ được set lên 1. Trạng thái này sai với thực tế nên chúng ta không được sử dụng và nó được gọi là trạng thái cấm.

Bảng 4.10 Bảng tóm tắt các trạng thái của các tín hiệu Pre và Clr khi tác động (tích cực) mức cao.

Ngõ vào		Ngõ ra		Trạng thái
Pre	Clr	Q	$\bar{Q}$	
0	0	-	-	Flip-Flop hoạt động theo các ngõ vào đồng bộ
0	1	0	1	Reset
1	0	1	0	Set
1	1	1	1	Cấm

Tương tự, nếu Pre và Clr tác động (tích cực) mức thấp có sơ đồ mạch được trình bày như trong hình 4.34.



Hình 4.34 Sơ đồ nguyên lý Flip-Flop RS có các ngõ vào Pre và Clr tác động mức thấp

Bảng 4.11 Bảng tóm tắt các trạng thái của các tín hiệu Pre và Clr khi tác động (tích cực) mức thấp

Ngõ vào		Ngõ ra		Trạng thái
$\overline{Pre}$	$\overline{Clr}$	Q	$\bar{Q}$	
0	0	1	1	Cấm
0	1	1	0	Set
1	0	0	1	Reset
1	1	-	-	Flip-Flop hoạt động theo các ngõ vào đồng bộ

Ví dụ 4.3: Một Flip-Flop JK có sơ đồ ký hiệu như trong hình 4.35, có ngõ vào xung CLK tác động cạnh xuống. Các ngõ vào J và K được nối lên mức

1, các dạng sóng tín hiệu ngõ vào CLK, PRE và CLR cho như trong hình 4.36. Hãy vẽ dạng sóng ngõ ra Q, giả sử trạng thái ban đầu Q có mức logic cao.



Hình 4.35 Sơ đồ ký hiệu Flip-Flop JK ví dụ 4.3



Hình 4.36 Các dạng sóng vào/ra của Flip-Flop JK ví dụ 4.3

Giải:

Dạng sóng ngõ ra Q được trình bày như trong hình 4.36. Giải thích các thời điểm hoạt động như sau:

Thời điểm	Hoạt động
a	Cạnh xuống của xung $\overline{CLK}$ tác động, ngõ ra đảo trạng thái
b	Ngõ vào không đồng bộ $\overline{PRE}$ tác động, ngõ ra được Set lên mức 1
c	Cạnh xuống của xung $\overline{CLK}$ tác động, ngõ ra đảo trạng thái
d	Cạnh xuống của xung $\overline{CLK}$ tác động, ngõ ra đảo trạng thái
e	Ngõ vào không đồng bộ $\overline{CLR}$ tác động, ngõ ra được Reset về mức 0
f	CLR vẫn còn tác động, xung $\overline{CLK}$ không làm ảnh hưởng đến ngõ ra
g	Cạnh xuống của xung $\overline{CLK}$ tác động, ngõ ra đảo trạng thái

Ban đầu, các tín hiệu không đồng bộ $\overline{PRE}$ và $\overline{CLR}$ đều có mức cao nên không tác động đến ngõ ra Q. Khi có cạnh xuống của xung $\overline{CLK}$ tác động kết hợp với các ngõ vào J = K = 1 thì ngõ ra đảo trạng thái nên trạng thái ngõ ra Q = 0 (với giả sử trạng thái ban đầu Q = 1).

Tại thời điểm b, tín hiệu $\overline{PRE}$ xuống mức thấp, $\overline{PRE}$ tác động kéo ngõ ra Q = 1 ngay lập tức. Lưu ý khi $\overline{PRE}$ tác động không cần chờ cạnh xuống của $\overline{CLK}$, các ngõ vào không đồng bộ hoạt động độc lập với xung $\overline{CLK}$.

Tại thời điểm c, cạnh xuống của $\overline{CLK}$ là nguyên nhân làm cho ngõ ra Q đảo trạng thái nên Q = 0. Lưu ý rằng tín hiệu $\overline{PRE}$ lúc này không còn tác động nữa và tín hiệu $\overline{CLR}$ cũng đang ở mức cao nên không tác động. Tương tự tại thời điểm d, cạnh xuống của $\overline{CLK}$ cũng là nguyên nhân làm cho ngõ ra Q đảo trạng thái nhưng lúc này Q = 1.

Tại thời điểm e, tín hiệu ngõ vào không đồng bộ $\overline{CLR}$ xuống mức thấp, $\overline{CLR}$ tác động làm ngõ ra Q = 0 ngay lập tức. Cũng giống như $\overline{PRE}$, $\overline{CLR}$ tác động không cần chờ cạnh xuống của $\overline{CLK}$, các ngõ vào không đồng bộ hoạt động độc lập với xung $\overline{CLK}$.

Tại thời điểm f, cạnh xuống của $\overline{CLK}$ tác động nhưng ngõ ra Q không đảo trạng thái nên Q vẫn giữ mức 0 vì lúc này $\overline{CLR}$ vẫn còn tác động mức thấp.

Khi có cạnh xuống của xung $\overline{CLK}$ tác động tại thời điểm g, ngõ ra Q đảo trạng thái lên mức 1 vì tại thời điểm này các tín hiệu ngõ vào $\overline{PRE}$ và $\overline{CLR}$ đều ở mức cao nên không tác động đến ngõ ra Q.

Bảng trạng thái đầy đủ cho các Flip-Flop trong trường hợp xung Ck tác động cạnh xuống, Pre và Clr tác động mức thấp.

- **Flip-Flop JK với xung Ck tác động cạnh xuống, Pre và Clr tác động mức thấp**

Kí hiệu:



Bảng 4.12 Bảng trạng thái đầy đủ của Flip-Flop JK với xung Ck tác động cạnh xuống, Pre và Clr tác động mức thấp

Ngõ vào đồng bộ			Ngõ vào không đồng bộ		Ngõ ra		Trạng thái
Ck	J	K	Pre	Clr	Q_{n+1}	$\overline{Q_{n+1}}$	
x	x	x	0	0	1	1	Cấm
x	x	x	0	1	1	0	Set
x	x	x	1	0	0	1	Reset
0	x	x	1	1	Q_n	$\overline{Q_n}$	Không đổi
↓	0	0	1	1	Q_n	$\overline{Q_n}$	Không đổi
↓	0	1	1	1	0	1	Reset
↓	1	0	1	1	1	0	Set
↓	1	1	1	1	$\overline{Q_n}$	Q_n	Toggle

- **Flip-Flop RS với xung Ck tác động cạnh xuống, Pre và Clr tác động mức thấp**

Kí hiệu:



Bảng 4.13 Bảng trạng thái đầy đủ của Flip-Flop RS với xung Ck tác động cạnh xuống, Pre và Clr tác động mức thấp

Ngõ vào đồng bộ			Ngõ vào không đồng bộ		Ngõ ra		Trạng thái
Ck	S	R	Pre	Clr	Q_{n+1}	$\overline{Q_{n+1}}$	
x	x	x	0	0	1	1	Cấm
x	x	x	0	1	1	0	Set
x	x	x	1	0	0	1	Reset
0	x	x	1	1	Q_n	$\overline{Q_n}$	Không đổi
↓	0	0	1	1	Q_n	$\overline{Q_n}$	Không đổi
↓	0	1	1	1	0	1	Reset
↓	1	0	1	1	1	0	Set
↓	1	1	1	1	1	1	Cấm

- **Flip-Flop D với xung Ck tác động cạnh xuống, Pre và Clr tác động mức thấp**

  Kí hiệu:



Bảng 4.13 Bảng trạng thái đầy đủ của Flip-Flop D với xung Ck tác động cạnh xuống, Pre và Clr tác động mức thấp

Ngõ vào đồng bộ		Ngõ vào không đồng bộ		Ngõ ra		Trạng thái
Ck	D	Pre	Clr	Q_{n+1}	$\overline{Q_{n+1}}$	
x	x	0	0	1	1	Cấm
x	x	0	1	1	0	Set
x	x	1	0	0	1	Reset

0	x	1	1	Q_n	$\overline{Q_n}$	Không đổi
↓	0	1	1	0	1	Reset
↓	1	1	1	1	0	Set

Bảng trạng thái đầy đủ cho các Flip-Flop trong trường hợp xung Ck tác động cạnh lên, Pre và Clr tác động mức cao.

Flip-Flop JK

Kí hiệu:



Bảng 4.14 Bảng trạng thái đầy đủ của Flip-Flop JK với xung Ck tác động cạnh lên, Pre và Clr tác động mức cao.

Ngõ vào đồng bộ			Ngõ vào không đồng bộ		Ngõ ra		Trạng thái
Ck	J	K	Pre	Clr	Q_{n+1}	$\overline{Q_{n+1}}$	
0	x	x	0	0	Q_n	$\overline{Q_n}$	Không đổi
↑	0	0	0	0	Q_n	$\overline{Q_n}$	Không đổi
↑	0	1	0	0	0	1	Reset
↑	1	0	0	0	1	0	Set
↑	1	1	0	0	$\overline{Q_n}$	Q_n	Toggle
x	x	x	0	1	0	1	Reset
x	x	x	1	0	1	0	Set
x	x	x	1	1	1	1	Cấm

Flip-Flop RS với xung Ck tác động cạnh lên, Pre và Clr tác động mức cao

Kí hiệu:



Bảng 4.15 Bảng trạng thái đầy đủ của Flip-Flop RS với xung Ck tác động cạnh lên, Pre và Clr tác động mức cao.

Ngõ vào đồng bộ			Ngõ vào không đồng bộ		Ngõ ra		Trạng thái
Ck	S	R	Pre	Clr	Q_{n+1}	$\overline{Q_{n+1}}$	
0	x	x	0	0	Q_n	$\overline{Q_n}$	Không đổi
↑	0	0	0	0	Q_n	$\overline{Q_n}$	Không đổi
↑	0	1	0	0	0	1	Reset
↑	1	0	0	0	1	0	Set
↑	1	1	0	0	1	1	Cấm
x	x	x	0	1	0	1	Reset
x	x	x	1	0	1	0	Set
x	x	x	1	1	1	1	Cấm

Flip-Flop D với xung Ck tác động cạnh lên, Pre và Clr tác động mức cao

Kí hiệu:



Bảng 4.16 Bảng trạng thái đầy đủ của Flip-Flop D với xung Ck tác động cạnh lên, Pre và Clr tác động mức cao.

Ngõ vào đồng bộ		Ngõ vào không đồng bộ		Ngõ ra		Trạng thái
Ck	D	Pre	Clr	Q_{n+1}	$\overline{Q_{n+1}}$	
0	x	0	0	Q_n	$\overline{Q_n}$	Không đổi
↑	0	0	0	0	1	Reset
↑	1	0	0	1	0	Set
x	x	0	1	0	1	Reset
x	x	1	0	1	0	Set
x	x	1	1	1	1	Cấm

Trong một số mạch ứng dụng Flip-Flop mà trong đó mạch hoạt động chuyển đổi trạng thái theo một quy luật nào đó. Trong những trường hợp này chúng ta phải thực hiện những hàm để điều khiển các ngõ vào để cho khi có xung Ck tác động thì mạch chuyển đổi trạng thái theo đúng yêu cầu. Để các ngõ ra Flip-Flop chuyển trạng thái từ 0 sang 1, từ 1 sang 0 hay không đổi trạng thái thì tương ứng phải cung cấp các mức logic ngõ vào thích hợp. Các ngõ vào kích cho các Flip-Flop như sau:

Bảng 4.17 Bảng ngõ vào kích cho các Flip-Flop

Trạng thái chuyển		Flip-Flop RS		Flip-Flop JK		Flip-Flop D
Q_n	Q_{n+1}	S	R	J	K	D
0	0	0	x	0	x	0
0	1	1	0	1	x	1
1	0	0	1	x	1	0
1	1	x	0	x	0	1

Một trong các ứng dụng bằng cách sử dụng các ngõ vào để kích cho Flip-Flop này là chuyển đổi giữa các Flip-Flop khi cần thiết. Giả sử khi cần chuyển Flip-Flop JK thành Flip-Flop D chúng ta thực hiện như sau:

Bảng 4.18 Bảng trạng thái Flip-Flop JK thành Flip-Flop D

Ngõ vào		Ngõ ra điều khiển	
D	Q_n	J	K
0	0	0	x
1	0	1	x
0	1	x	1
1	1	x	0

Hàm điều khiển

$$\boldsymbol{J = D}$$
$$\boldsymbol{K = \overline{D}}$$

Mạch chuyển đổi như hình 4.37



Hình 4.37 Sơ đồ mạch chuyển đổi Flip-Flop JK thành Flip-Flop D

4.5 Mạch đếm

Trong phần này chúng ta sẽ được giới thiệu một số của dạng mạch logic tuần tự ứng dụng phần tử cơ bản là Flip-Flop. Các Flip-Flop được kết nối với nhau theo những cách khác nhau để tạo thành các dạng mạch đếm và thanh ghi dịch. Trong phần mạch đếm chúng ta sẽ tìm hiểu, phân tích và thiết kế các mạch đếm không đồng bộ, đồng bộ, mạch đếm vòng và mạch đếm vòng xoắn (còn gọi là mạch đếm Johnson). Tiếp theo trong phần thanh ghi dịch chúng ta sẽ tìm hiểu các loại thanh ghi dịch, phân tích hoạt động, thiết kế các thanh ghi cơ bản và tìm hiểu ứng dụng các loại thanh ghi này.

Mạch đếm là một trong những dạng mạch tuần tự, nó được cấu thành từ các Flip-Flop và số bit đếm được tùy thuộc vào số lượng Flip-Flop sử dụng. Mạch đếm có nhiều loại khác nhau được chia làm hai loại chính là mạch đếm đồng bộ và mạch đếm không đồng bộ. Mạch đếm đồng bộ sử dụng các Flip-Flop kết nối với nhau theo cách xung clock tác động đồng thời đến tất cả các Flip-Flop, các Flip-Flop sẽ được thay đổi trạng thái đồng thời khi có xung clock. Mạch đếm không đồng bộ sử dụng các Flip-Flop kết nối với nhau theo phương pháp nối tiếp xung clock, nghĩa là chỉ có Flip-Flop đầu tiên (bit LSB) mới được kết nối với xung clock, các Flip-Flop tiếp theo lấy xung clock từ Flip-Flop đứng trước nó. Như vậy trong mạch đếm không đồng bộ các Flip-Flop không được thay đổi trạng thái cùng lúc mà lần lượt từng Flip-Flop thay đổi trạng thái để tạo ra các số đếm.

4.5.1 Mạch đếm nhị phân không đồng bộ

Trong phần này chúng ta sẽ khảo sát các dạng mạch đếm nhị phân không đồng bộ. Khi đề cập đến mạch đếm không đồng bộ chúng ta phải nghĩ đến việc kết nối các Flip-Flop nối tiếp như thế nào? Xung clock sẽ cho tác động vào Flip-Flop tầng đầu tiên, tầng thứ 2 lấy xung clock từ ngõ ra tầng thứ nhất. Nhưng tầng thứ nhất có đến 2 ngõ ra là Q và $\bar{Q}$, chúng ta sẽ kết nối như thế nào?



Hình 4.38 Hướng dẫn cách kết nối các FF

Việc lấy Q hay $\bar{Q}$ nối vào xung clock cho tầng tiếp theo phụ thuộc vào hai yếu tố, đó là mạch đếm cần thực hiện là đếm lên hay xuống và cạnh xung Clk của Flip-Flop thuộc loại nào (xung Clk tác động cạnh lên hay cạnh xuống). Nếu xung Clk tác động cạnh xuống, chúng ta lấy ngõ ra Q_n nối vào Ck_{n+1} thì mạch sẽ đếm lên, nếu lấy ngõ ra $\bar{Q}_n$ nối vào Ck_{n+1} thì mạch sẽ đếm xuống. Nếu xung Clk tác động cạnh lên, chúng ta lấy ngõ ra Q_n nối vào Ck_{n+1} thì mạch sẽ đếm xuống, nếu lấy ngõ ra $\bar{Q}_n$ nối vào Ck_{n+1} thì mạch sẽ đếm lên.



Đếm lên



Đếm xuống



Đếm xuống



Đếm lên

Hình 4.39 Các phương pháp kết nối xung Clk cho mạch đếm lên và đếm xuống

Để dễ dàng hơn trong việc phân tích cũng như thiết kế mạch đếm nhị phân không đồng bộ chúng ta phân mạch đếm này thành hai phần: phần mạch đếm Mod 2^n (với n là số Flip-Flop) và phần mạch đếm Mod N.

Trước tiên, chúng ta khảo sát và phân tích mạch đếm nhị phân không đồng bộ đếm lên 3 bit hay còn được gọi là mạch đếm Mod 8 (2^3), sử dụng Flip-Flop JK có Clk tác động cạnh xuống, Pre và Clr tác động mức thấp. Mạch điện được trình bày như hình 4.40.



Hình 4.40 Mạch đếm lên không đồng bộ 3 bit

Trong mạch đếm không đồng bộ các thì các ngõ vào J và K của Flip-Flop phải nối với mức logic '1', vì chỉ khi J và K nối với mức logic '1' thì Flip-Flop mới lật (toggle) được trạng thái ngõ ra Q và thay đổi trạng thái khi đếm. Còn các ngõ vào Preset và Clear nếu không sử dụng đến thì nối đến mức logic không tích cực của nó, cụ thể trong hình 4.40 Flip-Flop có ngõ vào Preset và Clear tác động bằng mức logic '0" nên phải kết nối các ngõ vào này đến mức logic '1'. Đây là mạch đếm không đồng bộ và đếm lên nên phải lấy ngõ ra Q của tầng trước nối vào ngõ vào Clk cho tầng sau. Các dạng sóng vào ra của mạch đếm được trình bày như trong hình 4.41.



Hình 4.41 Dạng sóng của mạch đếm lên 3 bit

Giải thích dạng sóng: xung Clk là một chuỗi xung vuông cấp vào cho mạch đếm, Q_0 sẽ thay đổi trạng thái từ '0' lên '1' hay từ '1' về '0' khi có cạnh xuống của xung Clk tác động. Và Q_1 lấy xung Clk từ Q_0, nên khi có cạnh xuống của Q_0 thì Q_1 sẽ thay đổi trạng thái từ '0' lên '1' hay từ '1' về '0'. Và tương tự cho Q_2 cũng sẽ thay đổi trạng thái từ '0' lên '1' hay từ '1' về '0' khi có cạnh xuống của Q_1 tác động.

Theo dạng sóng trong hình 4.41 chúng ta có thể nhận thấy rằng tần số của tín hiệu Q_0 giảm đi một nửa so với tần số của xung Clk hay nói cách khác tần số tín hiệu Q_0 chia 2 lần tần số xung Clk. Tần số tín hiệu Q_1 chia 2 lần tần số tín hiệu Q_0 hay chia 4 lần tần số xung Clk. Tương tự ta cũng có tần số tín hiệu Q_2 chia 8 lần tần số xung Clk. Như vậy mạch đếm hình 4.41 là mạch đếm nhị phân 3 bit và người ta cũng có thể sử dụng nó như một mạch chia 8 lần tần số với ngõ vào là xung Clk và ngõ ra lấy tại Q_2. Với mạch đếm n bit (sử dụng n Flip-Flop), thì tín hiệu tại ngõ ra của Flip-Flop cuối cùng có hệ số

chia 2^n so với tần số xung Clk (vì tín hiệu qua mỗi tầng Flip-Flop được chia đôi tần số) nên người ta gọi là mạch đếm Mod 2^n.

Tương tự, chúng ta cũng có thể thực hiện mạch đếm không đồng bộ đếm xuống 3 bit như hình 4.42:



Hình 4.42 Mạch đếm không đồng bộ đếm xuống 3 bit

Mạch đếm xuống so với mạch đếm lên chỉ có thay đổi ở cách kết nối xung Clk giữa các tầng Flip-Flop. Đối với mạch đếm xuống khi Clk tác động cạnh xuống thì xung Clk cho tầng tiếp theo phải được lấy từ ngõ ra $\bar{Q}$ của tầng trước. Và các dạng sóng vào ra của mạch đếm xuống hình 4.42 được trình bày như hình 4.43.



Hình 4.43 Các dạng sóng của mạch đếm không đồng bộ đếm xuống 3 bit

Giải thích dạng sóng: tương tự như mạch đếm lên xung Clk là một chuỗi xung vuông cấp vào cho mạch đếm, Q_0 sẽ thay đổi trạng thái từ '0' lên '1' hay từ '1' về '0' khi có cạnh xuống của xung Clk tác động. Và Q_1 lấy xung Clk từ $\bar{Q}_0$, nên khi có cạnh xuống của $\bar{Q}_0$ (tương ứng thời điểm cạnh lên của

Q_0) thì Q_1 sẽ thay đổi trạng thái từ '0' lên '1' hay từ '1' về '0'. Và tương tự cho Q_2 cũng sẽ thay đổi trạng thái từ '0' lên '1' hay từ '1' về '0' khi có cạnh xuống của $\overline{Q}_1$ (tương ứng thời điểm cạnh lên của Q_1) tác động.

Trong mạch đếm không phải lúc nào người ta cũng sử dụng số trạng thái đếm là 2^n. Ví dụ mạch đếm BCD chỉ đếm 10 trạng thái (0 đến 9) không phải là 8 hay 16. Mạch đếm có số trạng thái đếm bất kỳ người ta gọi là mạch đếm Mod N (N # 2^n), đối với mạch đếm này chúng ta phải thực hiện như sau:

- Số trạng thái đếm là N thì số Flip-Flop đếm n được tính: $2^{n-1} < N < 2^n$
- Sau khi tìm được n thì chúng ta sẽ thực hiện mạch đếm Mod 2^n
- Chọn các trạng thái đếm và trạng thái trung gian, số trạng thái đếm là N còn trạng thái trung gian là trạng thái kế tiếp của các trạng thái đếm trong Mod 2^n.
- Nếu trạng thái trung gian lớn hơn các trạng thái đếm chúng ta sử dụng các ngõ ra có mức logic 1 của trạng thái trung gian, thực hiện mạch tổ hợp hồi tiếp để Preset hoặc Clear cho các Flip-Flop. Nếu trạng thái trung gian nhỏ hơn các trạng thái đếm, chúng ta sử dụng các ngõ ra có mức logic 0 của trạng thái trung gian, thực hiện mạch tổ hợp hồi tiếp để Preset hoặc Clear cho các Flip-Flop.
- Và cuối cùng, thực hiện kết nối các ngõ vào chưa sử dụng để hoàn tất mạch điện.

Ví dụ 4.4: Thiết kế mạch đếm không đồng bộ đếm lên Mod 6, sử dụng Flip-Flop JK có Ck tác động cạnh xuống, Preset và Clear tác động mức thấp.

Giải:

Chúng ta sẽ thực hiện như sau:

- Tìm số Flip-Flop: với N = 6, ta có $2^{n-1} < 6 < 2^n$. Suy ra n = 3, vậy chúng ta sẽ sử dụng 3 Flip-Flop JK cho mạch đếm này.
- Thực hiện kết nối mạch đếm lên Mod 8 như hình 4.40
- Các trạng thái đếm được trình bày trong bảng 4.19

Bảng 4.19 Các trạng thái đếm lên Mod 8

Thập phân	Q_2	Q_1	Q_0	
0	0	0	0	
1	0	0	1	
2	0	1	0	
3	0	1	1	Các trạng thái đếm
4	1	0	0	
5	1	0	1	
6	1	1	0	Trạng thái trung gian
7	1	1	1	
0	0	0	0	

Clear

- Chúng ta xác định các trạng thái đếm (000 đến 101) và trạng thái trung gian (110), cần phải thực hiện hàm Clear để xóa các Flip-Flop về trạng thái ban đầu 000.

Bảng 4.20 Bảng trạng thái xác định hàm Clear mạch đếm lên Mod 6

Q_2	Q_1	Clr
0	0	1
0	1	1
1	0	1
1	1	0

$$\text{Clr} = \overline{Q_2 . Q_1}$$

- Mạch điện như hình 4.44



Hình 4.44 Sơ đồ mạch đếm không đồng bộ đếm lên Mod 6

- Các dạng sóng trong mạch như hình 4.45



Hình 4.45 Dạng sóng mạch đếm không đồng bộ đếm lên Mod 6

Giải thích dạng sóng: khi vẽ dạng sóng cho mạch này thì cũng thực hiện tương tự mạch đếm lên Mod 8 nhưng phải lưu ý khi mạch đếm đến trạng thái 110 thì tín hiệu hồi tiếp Clr = 0 tất cả các Flip-Flop bị xóa về 000 và bắt đầu lại từ đầu.

Tương tự, chúng ta có thể thực hiện mạch đếm không đồng bộ đếm xuống Mod 6 như sau:

- Tìm số Flip-Flop: với N = 6, ta có $2^{n-1} < 6 < 2^n$. Suy ra n = 3, vậy chúng ta sẽ sử dụng 3 Flip-Flop JK cho mạch đếm này.
- Thực hiện kết nối mạch đếm xuống Mod 8 như hình 4.42.
- Các trạng thái đếm được trình bày trong bảng 4.21.

Bảng 4.21 Các trạng thái đếm xuống Mod 8

Thập phân	Q_2	Q_1	Q_0	
7	1	1	1	
6	1	1	0	
5	1	0	1	
4	1	0	0	Các trạng thái đếm
3	0	1	1	
2	0	1	0	
1	0	0	1	Trạng thái trung gian
0	0	0	0	
7	1	1	1	

Preset

- Chúng ta xác định các trạng thái đếm (111 đến 010) và trạng thái trung gian (001), cần phải thực hiện hàm Preset để đặt các Flip-Flop về trạng thái ban đầu 111.

Bảng 4.22 Bảng trạng thái xác định hàm Preset mạch đếm xuống Mod 6

Q_2	Q_1	Pre
0	0	0
0	1	1
1	0	1
1	1	1

$$Pre = Q_2 + Q_1$$

- Mạch điện như hình 4.46



Hình 4.46 Sơ đồ mạch đếm không đồng bộ đếm xuống Mod 6

- Các dạng sóng trong mạch như hình 4.47



Hình 4.47 Dạng sóng mạch đếm không đồng bộ đếm xuống Mod 6

Giải thích dạng sóng: khi vẽ dạng sóng cho mạch này thì cũng thực hiện tương tự mạch đếm xuống Mod 8 nhưng phải lưu ý khi mạch đếm đến trạng thái 001 thì tín hiệu hồi tiếp Pre = 0 tất cả các Flip-Flop được đặt lại 111 và bắt đầu lại từ đầu.

Trong các mạch đếm Mod N thì mạch đếm BCD được ứng dụng nhiều vì mã BCD tương ứng các số thập phân từ 0 đến 9. Ngõ ra mạch đếm này có thể đưa qua mạch giải mã để hiển thị các ký số thập phân trên led 7 đoạn. Chúng ta thực hiện mạch đếm BCD như sau:

- Tìm số Flip-Flop: với N = 10, ta có $2^{n-1} < 10 < 2^n$. Suy ra n = 4, vậy chúng ta sẽ sử dụng 4 Flip-Flop JK cho mạch đếm này.
- Thực hiện kết nối mạch đếm lên 4 bit như trong hình 4.48.



Hình 4.48 Sơ đồ mạch đếm không đồng bộ đếm lên 4 bit

Bảng 4.23 Bảng các trạng thái đếm lên Mod 16

Thập phân	Q_3	Q_2	Q_1	Q_0	
0	0	0	0	0	Các trạng thái đếm
1	0	0	0	1	
2	0	0	1	0	
3	0	0	1	1	
4	0	1	0	0	
5	0	1	0	1	
6	0	1	1	0	
7	0	1	1	1	
8	1	0	0	0	
9	1	0	0	1	
10	1	0	1	0	Trạng thái trung gian
11	1	0	1	1	
12	1	1	0	0	
13	1	1	0	1	
14	1	1	1	0	
15	1	1	1	1	
0	0	0	0	0	

Clear

- Chúng ta xác định các trạng thái đếm (0000 đến 1001) và trạng thái trung gian (1010), cần phải thực hiện hàm Clear để xóa các Flip-Flop về trạng thái ban đầu 0000.

Bảng 4.24 Bảng trạng thái xác định hàm Clr mạch đếm lên Mod 10

Q_3	Q_1	Clr
0	0	1
0	1	1
1	0	1
1	1	0

$$\text{Clr} = \overline{Q_3 . Q_1}$$

- Mạch điện như hình 4.49



Hình 4.49 Sơ đồ mạch đếm không đồng bộ đếm lên Mod 10

- Các dạng sóng trong mạch như hình 4.50



Hình 4.50 Dạng sóng mạch đếm không đồng bộ đếm lên Mod 10

Trong tất cả các dạng sóng của các mạch đếm Mod N trên thì các ngõ ra chia 6 hay chia 10 đều có tỉ lệ xung mức 1 và mức 0 không bằng nhau. Vì các mạch này có trạng thái bắt đầu 0 (hoặc giá trị lớn nhất) và đếm liên tục nên không có tỉ lệ xung bằng nhau. Nếu chúng ta cần tín hiệu xung ra có tỉ lệ mức 1 và mức 0 bằng nhau (tức hệ số công tác 50%) thì phải thực hiện mạch đếm có trạng thái bắt đầu không phải là 0 hoặc đếm không liên tục. Nhưng đối với trường hợp đếm không liên tục thì mạch đếm không đồng bộ không thể thực hiện được. Do đó đối với mạch đếm không đồng bộ chúng ta chỉ thực hiện các mạch đếm khác 0 và đếm liên tục.

Để thực hiện các mạch đếm với trạng thái bắt đầu khác 0 chúng ta phải sử dụng các mạch tự động đặt trước số bằng các tác động vào Pre hoặc Clr để tạo ra trạng thái bắt đầu mong muốn.

Nếu Flip-Flop có Pre và Clr tác động mức thấp



Hình 4.51 Mạch tự động Pre và Clr mức thấp

Khi chưa cấp điện ngõ ra của mạch giả sử mức 0, tại thời điểm cấp điện cho mạch ngõ ra của mạch cũng có mức logic 0, mức logic này sử dụng để tác động vào Pre hoặc Clr để đặt trạng thái ban đầu cho mạch đếm. Sau đó thì tụ C1 nạp làm cho ngõ ra chuyển lên mức logic 1 đặt các ngõ vào Pre và Clr của Flip-Flop ở trạng thái 1 để cho Flip-Flop hoạt động theo các ngõ vào đồng bộ.

Nếu Flip-Flop có Pre và Clr tác động mức cao



Hình 4.52 Mạch tự động Pre và Clr mức cao

Khi chưa cấp điện ngõ ra của mạch giả sử mức 0, tại thời điểm cấp điện cho mạch ngõ ra của mạch chuyển lên mức logic 1, mức logic này sử dụng để tác động vào Pre hoặc Clr để đặt trạng thái ban đầu cho mạch đếm. Sau đó thì tụ C1 nạp làm cho ngõ ra chuyển lên mức logic 0 đặt các ngõ vào Pre và Clr của Flip-Flop ở trạng thái 0 để cho Flip-Flop hoạt động theo các ngõ vào đồng bộ.

Ví dụ 4.5: Thiết kế mạch đếm không đồng bộ đếm các trạng thái từ 3_{10} đến 11_{10}, sử dụng Flip-Flop JK có Ck tác động cạnh xuống, Pre và Clr tác động mức thấp.

Giải:

Đối với các bài thiết kế dạng này thì số Flip-Flip được sử dụng được xác định bằng số bit của số đếm lớn nhất. Trạng thái 11_{10} trong bài này có 4

bit nên số Flip-Flop sử dụng là 4, trạng thái trung gian là 12_{10}, trạng thái đặt lại là 3_{10}.

Bảng 4.25 Bảng trạng thái trung gian và trạng thái đặt lại của mạch đếm từ 3_{10} đến 11_{10}

Q_3	Q_2	Q_1	Q_0	
1	1	0	0	Trạng thái trung gian
↓	↓	↓	↓	
0	0	1	1	Trạng thái đặt lại
Clr	Clr	Pre	Pre	Y_1

Vì trạng thái trung gian lớn hơn các trạng thái đếm nên chúng ta chọn các ngõ ra Q có trạng thái trung gian ở mức 1.

Bảng 4.26 Bảng trạng thái xác định hàm đặt lại trạng thái cho mạch đếm từ 3_{10} đến 11_{10}

Q_3	Q_2	Y_1
0	0	1
0	1	1
1	0	1
1	1	0

Hàm $Y_1 = \overline{Q_3.Q_2}$ và để đặt trước trạng thái ban đầu là 3_{10} chúng ta phải sử dụng mạch tự động đặt trước tác động mức thấp. Mạch điện như hình 4.53



Hình 4.53 Mạch đếm từ 3_{10} đến 11_{10}

Các dạng sóng vào ra được trình bày như trong hình 4.54



Hình 4.54 Các dạng sóng trong mạch đếm từ 3_{10} đến 11_{10}

Thiết kế mạch đếm không đồng bộ đếm lên/xuống 4 bit.

+ Mạch đếm không đồng bộ đếm lên 4 bit



Hình 4.55 Cấu hình mạch đếm không đồng bộ đếm lên với Ck cạnh xuống

Ta có: $Ck_0 = Ck$, $Ck_1 = Q_0$, $Ck_2 = Q_1$, $Ck_3 = Q_2$

+ Mạch đếm không đồng bộ đếm xuống 4 bit



Hình 4.56 Cấu hình mạch đếm không đồng bộ đếm xuống với Ck cạnh xuống

Ta có: $Ck_0 = Ck$, $Ck_1 = \overline{Q_0}$, $Ck_2 = \overline{Q_1}$, $Ck_3 = \overline{Q_2}$

Gọi tín hiệu điều khiển đếm lên/xuống là UD với UD = 0 mạch đếm lên và UD = 1 mạch đếm xuống. Hàm tổng hợp cho Ck các Flip-Flop như sau:

$Ck_0 = Ck$

$Ck_1 = Q_0.\overline{UD} + \overline{Q_0}.UD = Q_0 \oplus UD$

$Ck_2 = Q_1.\overline{UD} + \overline{Q_1}.UD = Q_1 \oplus UD$

$Ck_3 = Q_2.\overline{UD} + \overline{Q_2}.UD = Q_2 \oplus UD$

Chúng ta thực hiện mạch điện như hình 4.57



Hình 4.57 Mạch đếm không đồng bộ lên/xuống 4 bit

4.5.2 Mạch đếm nhị phân đồng bộ

Trong mạch đếm đồng bộ thì xung Ck tác động đồng thời đến tất cả các Flip-Flop và xung Ck của Flip-Flop không ảnh hưởng đến kết quả đếm của mạch. Để thực hiện việc đếm chúng ta phải điều khiển các ngõ vào đồng bộ của Flip-Flop cho phép hay không cho phép Flip-Flop thay đổi trạng thái khi có xung Ck. Như vậy thiết kế mạch đếm đồng bộ là chúng ta sẽ thiết kế các mạch kích cho ngõ vào đồng bộ của các Flip-Flop.

Ví dụ 4.5: Thiết kế mạch đếm đồng bộ đếm lên Mod 6 với các trạng thái đếm theo thứ tự là 0, 1, 2, 4, 5, 6, sử dụng Flip-Flop JK.

Giải:

Trước tiên chúng ta thực hiện bảng trạng thái như sau:

Bảng 4.27 Bảng trạng thái của ngõ vào kích cho các Flip-Flop của mạch đếm đồng bộ Mod 6

TP	Q_n			Q_{n+1}			Ngõ vào kích Flip-Flop					
	Q_2	Q_1	Q_0	Q_2'	Q_1'	Q_0'	J_2	K_2	J_1	K_1	J_0	K_0
0	0	0	0	0	0	1	0	x	0	x	1	x
1	0	0	1	0	1	0	0	x	1	x	x	1
2	0	1	0	1	0	0	1	x	x	1	0	x
3	0	1	1	x	x	x	x	x	x	x	x	x
4	1	0	0	1	0	1	x	0	0	x	1	x
5	1	0	1	1	1	0	x	0	1	x	x	1
6	1	1	0	0	0	0	x	1	x	1	0	x
7	1	1	1	x	x	x	x	x	x	x	x	x

Sử dụng phương pháp tối giản hàm Karnaugh ta được các hàm kích cho ngõ vào các Flip-Flop như sau:

$$J_0 = \overline{Q_1}, K_0 = 1$$

$$J_1 = Q_0, K_1 = 1$$

$$J_2 = K_2 = Q_1$$



Hình 4.58 Sơ đồ mạch đếm đồng bộ đếm lên Mod 6

Trong hình 4.58 là dạng mạch chưa có thiết lập trạng thái đếm bắt đầu. Nếu cần thiết lập trạng thái bắt đầu thì chúng ta cũng có thể sử dụng mạch tự động đặt trước. Giả sử đặt trước trạng thái bắt đầu là 000 thì chúng ta kết nối mạch như trong hình 4.59



Hình 4.59 Sơ đồ mạch đếm đồng bộ đếm lên Mod 6 có đặt trước trạng thái

Thiết kế mạch đếm đồng bộ đếm lên 4 bit, sử dụng Flip-Flop T có Ck tác động cạnh xuống, Pre và Clr tác động mức thấp (với Flip-Flop T là Flip-Flop JK có các ngõ vào J và K nối chung).

Bảng 4.28 Bảng trạng thái của ngõ vào kích cho các Flip-Flop của mạch đếm đồng bộ đếm lên 4 bit.

TP	Q_n				Q_{n+1}				Ngõ vào kích FF			
	Q_3	Q_2	Q_1	Q_0	Q_3'	Q_2'	Q_1'	Q_0'	T_3	T_2	T_1	T_0
0	0	0	0	0	0	0	0	1	0	0	0	1
1	0	0	0	1	0	0	1	0	0	0	1	1
2	0	0	1	0	0	0	1	1	0	0	0	1
3	0	0	1	1	0	1	0	0	0	1	1	1
4	0	1	0	0	0	1	0	1	0	0	0	1
5	0	1	0	1	0	1	1	0	0	0	1	1
6	0	1	1	0	0	1	1	1	0	0	0	1
7	0	1	1	1	1	0	0	0	1	1	1	1
8	1	0	0	0	1	0	0	1	0	0	0	1
9	1	0	0	1	1	0	1	0	0	0	1	1
10	1	0	1	0	1	0	1	1	0	0	0	1
11	1	0	1	1	1	1	0	0	0	1	1	1
12	1	1	0	0	1	1	0	1	0	0	0	1
13	1	1	0	1	1	1	1	0	0	0	1	1
14	1	1	1	0	1	1	1	1	0	0	0	1
15	1	1	1	1	0	0	0	0	1	1	1	1

Các hàm kích cho ngõ vào các Flip-Flop như sau:

$T_0 = 1$ $T_1 = Q_0$ $T_2 = Q_1.Q_0$ $T_3 = Q_2.\ Q_1.Q_0$



Hình 4.60 Sơ đồ mạch đếm đồng bộ đếm lên 4 bit

Thiết kế mạch đếm đồng bộ đếm xuống 4 bit, sử dụng Flip-Flop T có Ck tác động cạnh xuống.

Bảng 4.29 Bảng trạng thái của ngõ vào kích cho các Flip-Flop của mạch đếm đồng bộ đếm xuống 4 bit.

TP	Q_n				Q_{n+1}				Ngõ vào kích FF			
	Q_3	Q_2	Q_1	Q_0	Q_3'	Q_2'	Q_1'	Q_0'	T_3	T_2	T_1	T_0
0	0	0	0	0	1	1	1	1	1	1	1	1
1	0	0	0	1	0	0	0	0	0	0	0	1
2	0	0	1	0	0	0	0	1	0	0	1	1
3	0	0	1	1	0	0	1	0	0	0	0	1
4	0	1	0	0	0	0	1	1	0	1	1	1
5	0	1	0	1	0	1	0	0	0	0	0	1
6	0	1	1	0	0	1	0	1	0	0	1	1
7	0	1	1	1	0	1	1	0	0	0	0	1
8	1	0	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	0	0	0	0	0	0	1
10	1	0	1	0	1	0	0	1	0	0	1	1
11	1	0	1	1	1	0	1	0	0	0	0	1
12	1	1	0	0	1	0	1	1	0	1	1	1
13	1	1	0	1	1	1	0	0	0	0	0	1
14	1	1	1	0	1	1	0	1	0	0	1	1
15	1	1	1	1	1	1	1	0	0	0	0	1

Các hàm kích cho ngõ vào các Flip-Flop như sau:

$T_0 = 1$ $\quad T_1 = \overline{Q_0}$ $\quad T_2 = \overline{Q_1}.\overline{Q_0}$ $\quad T_3 = \overline{Q_2}.\overline{Q_1}.\overline{Q_0}$



Hình 4.61 Sơ đồ mạch đếm đồng bộ đếm xuống 4 bit

Từ các mạch đếm lên và đếm xuống 4 bit chúng ta có thể kết hợp để tạo mạch đếm lên/xuống. Phương pháp thực hiện như sau:

Gọi tín hiệu điều khiển đếm lên/xuống là UD với UD = 0 mạch đếm lên và UD = 1 mạch đếm xuống. Hàm tổng hợp cho các ngõ vào kích Flip-Flop như sau:

$$T_0 = 1$$

$$T_1 = Q_0.\overline{UD} + \overline{Q_0}.UD$$

$$T_2 = Q_1.Q_0.\overline{UD} + \overline{Q_1}.\overline{Q_0}.UD$$

$$T_3 = Q_2.Q_1.Q_0.\overline{UD} + \overline{Q_2}.\overline{Q_1}.\overline{Q_0}.UD$$



Hình 4.62 Sơ đồ mạch đếm đồng bộ đếm lên/xuống 4 bit

Mạch đếm có đặt trước số với số đặt trước có thể thay đổi.

Trong mạch này chúng ta phải sử dụng các ngõ vào Preset và Clear để thiết lập trạng thái ban đầu cho Flip-Flop. Nhưng với yêu cầu khi thiết lập trạng thái ban đầu xong thì các ngõ vào Preset và Clear không được tác động để Flip-Flop hoạt động theo các ngõ vào đồng bộ khác. Do đó chúng ta sẽ sử dụng mạch như trong hình 4.63.

Khi PL không tác động (PL = 0) trong hình 4.63(a) thì ngõ vào Pre và Clr của Flip-Flop có mức logic 1 bất chấp ngõ vào đặt trước D bằng 0 hoặc 1. Như vậy tín hiệu ngõ vào D không ảnh hưởng đến ngõ ra Flip-Flop.



Hình 4.63 Mạch tác động Pre và Clr để đặt trước số

Trong hình 4.63(b), khi cho PL = 1 và ngõ và D = 0 nên ngõ vào Pre = 1 và Clr = 0, ngõ vào Clr tác động xóa Q về 0, xem như ngõ vào D = 0 được chuyển đến ngõ ra Q = 0.

Trong hình 4.63(c), khi cho PL = 1 và ngõ và D = 1 nên ngõ vào Pre = 0 và Clr = 1, ngõ vào Pre tác động đặt Q lên 1, xem như ngõ vào D = 1 được chuyển đến ngõ ra Q = 1.



Hình 4.64 Mạch đếm không đồng bộ lên/xuống có ngõ vào đặt trước số với PL tác động mức cao.

Nếu như chúng ta kết nối các Flip-Flop như trong hình 4.63 lại với nhau để tạo thành mạch đếm. Có thể kết nối mạch theo các đếm đồng bộ hoặc không đồng bộ, đồng thời cũng có thể kết hợp với mạch đếm lên/xuống. Một

mạch đếm không đồng bộ lên/xuống có ngõ vào đặt trước số với PL tác động mức cao được trình bày như trong hình 4.64.

Nếu muốn cho tín hiệu PL tác động mức thấp thì chỉ cần thêm một cổng đảo ở ngõ vào PL, mạch điện như trong hình 4.65.



Hình 4.65 Mạch đếm không đồng bộ lên/xuống có ngõ vào đặt trước số với PL tác động mức thấp.

Mạch hoạt động như sau:

Giả sử nếu cho ngõ vào $D_3D_2D_1D_0$ = '0101' và ngõ vào PL lên mức 1 như trong hình 4.66 thì tại ngõ Pre của FF0 và FF2 xuống mức logic 0 còn ngõ vào Clr của 2 Flip-Flop này thì lên mức logic 1, Pre tác động làm cho hai ngõ ra Q_0 và Q_2 lên mức logic 1. Đối với FF1 và FF3 thì ngược lại, ngõ Pre của FF1 và FF3 lên mức logic 1 còn ngõ Clr thì xuống mức logic 0, Clr tác động làm cho hai ngõ ra Q_1 và Q_3 xuống mức logic 0. Như vậy giá trị đặt vào các ngõ vào $D_3D_2D_1D_0$ được chuyển ra các ngõ ra $Q_3Q_2Q_1Q_0$ = '0101'.



Hình 4.66 Mạch đếm hoạt động với trạng thái Load giá trị đặt trước PL = 1

Tiếp theo, nếu cho tín hiệu điều khiển PL = 0 như hình 4.67 thì tất cả các ngõ vào Pre và Clr của các Flip-Flop đều lên mức logic 1 bất chấp các ngõ vào D là 0 hay 1. Lúc này nếu có xung Ck tác động thì mạch sẽ bắt đầu

đếm từ giá trị đặt trước $Q_3Q_2Q_1Q_0$ = '0101', nhưng đếm lên hay xuống thì còn tùy thuộc mức logic cung cấp cho UD.



Hình 4.67 Mạch đếm hoạt động với trạng thái bình thường không Load giá trị đặt trước PL = 0

4.5.3 Mạch đếm vòng

Mạch đếm vòng là mạch đếm được cấu tạo bằng các Flip-Flop D nối tiếp nhau, ngõ ra Q của Flip-Flop trước nối vào ngõ vào D của Flip-Flop tiếp theo sau và tùy theo số bit đếm mà chúng ta phải sử dụng số Flip-Flop tương ứng. Ngõ ra của Flip-Flop sau cùng nối vào ngõ vào D của Flip-Flop đầu tiên. Nếu lấy ngõ ra Q của Flip-Flop sau cùng nối vào ngõ vào D của Flip-Flop đầu tiên ta sẽ có mạch đếm vòng. Nếu lấy ngõ ra $\overline{Q}$ của Flip-Flop sau cùng nối vào ngõ vào D của Flip-Flop đầu tiên ta sẽ có mạch đếm vòng xoắn hay còn gọi là mạch đếm vòng Johnson.

Khảo sát mạch đếm vòng 4 bit



Hình 4.68 Sơ đồ mạch đếm vòng 4 bit

Hoạt động của mạch như sau:

Khi tác động MR = 0 thì ngõ ra $Q_0 = 1$, $Q_1 = 0$, $Q_2 = 0$, $Q_3 = 0$ vì Flip-Flop đầu tiên được tác động Pre nên ngõ ra bằng 1, các Flip-Flop còn lại được tác động Clr nên ngõ ra bằng 0. Lúc đó các ngõ vào D tương ứng của các Flip-Flop là $D_0 = 0$, $D_1 = 1$, $D_2 = 0$ và $D_3 = 0$.



Hình 4.69 Các trạng thái ngõ ra mạch đếm vòng khi MR = 0

Nếu MR = 1 và có cạnh lên xung Ck tác động thì các ngõ ra Q được cập nhật giá trị bằng với giá trị ngõ vào D tương ứng của nó. Vì $D_0 = 0$, $D_1 = 1$, $D_2 = 0$ và $D_3 = 0$ nên $Q_0 = 0$, $Q_1 = 1$, $Q_2 = 0$, $Q_3 = 0$ và lúc này các ngõ vào D là $D_0 = 0$, $D_1 = 0$, $D_2 = 1$ và $D_3 = 0$.



Hình 4.70 Các trạng thái ngõ ra mạch đếm vòng khi MR = 1 và có 1 xung Ck tác động

Khi có cạnh lên xung Ck thứ hai, vì $D_0 = 0$, $D_1 = 0$, $D_2 = 1$ và $D_3 = 0$ nên $Q_0 = 0$, $Q_1 = 0$, $Q_2 = 1$, $Q_3 = 0$ và lúc này các ngõ vào D là $D_0 = 0$, $D_1 = 0$, $D_2 = 0$ và $D_3 = 1$.



Hình 4.71 Các trạng thái ngõ ra mạch đếm vòng khi MR = 1 và có 2 xung Ck tác động

Khi có cạnh lên xung Ck thứ ba, vì $D_0 = 0$, $D_1 = 0$, $D_2 = 0$ và $D_3 = 1$ nên $Q_0 = 0$, $Q_1 = 0$, $Q_2 = 0$, $Q_3 = 1$ và lúc này các ngõ vào D là $D_0 = 1$, $D_1 = 0$, $D_2 = 0$ và $D_3 = 0$.



Hình 4.72 Các trạng thái ngõ ra mạch đếm vòng khi MR = 1 và có 3 xung Ck tác động

Khi có cạnh lên xung Ck thứ tư, vì $D_0 = 1$, $D_1 = 0$, $D_2 = 0$ và $D_3 = 0$ nên $Q_0 = 1$, $Q_1 = 0$, $Q_2 = 0$, $Q_3 = 0$ và lúc này mạch đã quay về trạng thái ban đầu khi tác động MR và tiếp tục.



Hình 4.73 Các trạng thái ngõ ra mạch đếm vòng khi MR = 1 và sau 4 xung Ck tác động

Như vậy có thể nhận xét rằng trong mạch đếm vòng thì tại mỗi thời điểm chỉ có 1 ngõ ra Q ở mức 1 và khi có xung Ck thì bit 1 này sẽ di chuyển từ Flip-Flop này sang Flip-Flop khác và xoay vòng lại. Và khi MR cũng cần phải có một ngõ ra lên mức 1.

Dạng sóng của các tín hiệu vào ra trong mạch đếm vòng 4 bit được trình bày như trong hình 4.74.



Hình 4.74 Các dạng sóng trong mạch đếm vòng 4 bit

Khảo sát mạch đếm vòng xoắn (Johnson) 4 bit

Mạch đếm Johnson về mặt cấu tạo cũng gần giống như mạch đếm vòng, mạch này cũng sử dụng các Flip-Flop D nối tiếp với nhau. Nhưng điểm khác giữa mạch đếm Johnson và đếm vòng là mạch đếm Johnson không sử dụng ngõ ra Q mà sử dụng ngõ ra $\bar{Q}$ của Flip-Flop cuối để nối về ngõ vào D của Flip-Flop đầu tiên và trong mạch đếm Johnson không cần phải thiết lập trạng thái ban đầu có một ngõ ra bằng 1 mà trạng thái ban đầu có thể xóa tất cả các Flip-Flop. Sơ đồ mạch đếm vòng Johnson 4 bit trình bày như trong hình 4.75.



Hình 4.75 Sơ đồ mạch đếm Johnson 4 bit

Hoạt động của mạch như sau:

Khi tác động MR = 0 thì ngõ ra $Q_0 = 0$, $Q_1 = 0$, $Q_2 = 0$, $Q_3 = 0$ tất cả các Flip-Flop được xóa về 0. Lúc đó các ngõ vào D tương ứng của các Flip-Flop là $D_0 = 1$, $D_1 = 0$, $D_2 = 0$ và $D_3 = 0$ vì D_0 được lấy từ ngõ ra $\overline{Q_3}$.



Hình 4.76 Các trạng thái ngõ ra mạch đếm Johnson khi MR = 0

Nếu MR = 1 và có cạnh lên xung Ck tác động thì các ngõ ra Q được cập nhật giá trị bằng với giá trị ngõ vào D tương ứng của nó. Vì $D_0 = 1$, $D_1 = 0$, $D_2 = 0$ và $D_3 = 0$ nên $Q_0 = 1$, $Q_1 = 0$, $Q_2 = 0$, $Q_3 = 0$ và lúc này các ngõ vào D là $D_0 = 1$, $D_1 = 1$, $D_2 = 0$ và $D_3 = 0$.



Hình 4.77 Các trạng thái ngõ ra mạch đếm Johnson khi MR = 1 và có 1 xung Ck tác động

Khi có cạnh lên xung Ck thứ hai, vì $D_0 = 1$, $D_1 = 1$, $D_2 = 0$ và $D_3 = 0$ nên $Q_0 = 1$, $Q_1 = 1$, $Q_2 = 0$, $Q_3 = 0$ và lúc này các ngõ vào D là $D_0 = 1$, $D_1 = 1$, $D_2 = 1$ và $D_3 = 0$.



Hình 4.78 Các trạng thái ngõ ra mạch đếm Johnson khi MR = 1 và sau 2 xung Ck tác động

Khi có cạnh lên xung Ck thứ ba, vì $D_0 = 1$, $D_1 = 1$, $D_2 = 1$ và $D_3 = 0$ nên $Q_0 = 1$, $Q_1 = 1$, $Q_2 = 1$, $Q_3 = 0$ và lúc này các ngõ vào D là $D_0 = 1$, $D_1 = 1$, $D_2 = 1$ và $D_3 = 1$.



Hình 4.79 Các trạng thái ngõ ra mạch đếm Johnson khi MR = 1 và sau 3 xung Ck tác động

Khi có cạnh lên xung Ck thứ tư, vì $D_0 = 1$, $D_1 = 1$, $D_2 = 1$ và $D_3 = 1$ nên $Q_0 = 1$, $Q_1 = 1$, $Q_2 = 1$, $Q_3 = 1$ và lúc này các ngõ vào D là $D_0 = 0$, $D_1 = 1$, $D_2 = 1$ và $D_3 = 1$, vì D_0 được lấy từ ngõ ra $\overline{Q_3}$.



Hình 4.80 Các trạng thái ngõ ra mạch đếm Johnson khi MR = 1 và sau 4 xung Ck tác động

Khi có cạnh lên xung Ck thứ năm, vì $D_0 = 0$, $D_1 = 1$, $D_2 = 1$ và $D_3 = 1$ nên $Q_0 = 0$, $Q_1 = 1$, $Q_2 = 1$, $Q_3 = 1$ và lúc này các ngõ vào D là $D_0 = 0$, $D_1 = 0$, $D_2 = 1$ và $D_3 = 1$ và tiếp tục các ngõ ra lần lượt xuống mức 0 theo từng xung Ck. Khi các ngõ ra tất cả đều bằng 0 thì xem như hết một chu kỳ và mạch tiếp tục hoạt động chu kỳ mới như lúc ban đầu tác động MR.



Hình 4.81 Các trạng thái ngõ ra mạch đếm Johnson khi MR = 1 và sau 5 xung Ck tác động

Như vậy có thể nhận xét rằng, nếu lấy các ngõ ra mạch đếm vòng Johnson kết nối với các led đơn thì khi MR các led tắt hết, khi có xung Ck tác động thì các led sẽ sáng dần và tắt dần theo từng xung Ck và lặp lại. Dạng sóng trong mạch đếm vòng Johnson được trình bày như trong hình 4.82.



Hình 4.82 Các dạng sóng trong mạch đếm vòng Johnson 4 bit

4.6 Thanh ghi dịch

4.6.1 Giới thiệu

Thanh ghi có chức năng lưu trữ dữ liệu và dịch chuyển dữ liệu. Ứng dụng của thanh ghi chủ yếu để lưu trữ dữ liệu tạm thời, chuyển dữ liệu song song thành nối tiếp để truyền dữ liệu đi và chuyển đổi dữ liệu nối tiếp thành song song để lưu trữ hay xử lý. Hình 4.83 trình bày khả năng lưu trữ bit 0 và bit 1 của Flip-Flop D.

Trong hình 4.83(a) khi cho bit 0 vào ngõ vào D của Flip-Flop và tác động xung Ck thì bit 0 được dịch từ ngõ vào D đến ngõ ra Q và lưu trữ lại bất chấp ngõ vào D có còn giữ ở mức 0 hay không xem như Flip-Flop đã lưu trữ được bit 0. Còn đối với hình 4.83(b) khi cho bit 1 vào ngõ vào D của Flip-Flop và tác động xung Ck thì bit 1 được dịch từ ngõ vào D đến ngõ ra Q và lưu trữ lại bất chấp ngõ vào D có còn giữ ở mức 1 hay không xem như Flip-Flop đã lưu trữ được bit 1.



Hình 4.83 Khả năng lưu trữ bit 0 và bit 1 của Flip-Flop D

Thanh ghi dịch có nhiều dạng khác nhau tùy thuộc vào dữ liệu vào và cách dịch người ta chia thành các loại sau:

- Vào song song ra song song (Parallel input/Parallel output – PIPO)
- Vào nối tiếp ra nối tiếp (Serial input/Serial output – SISO)
- Vào song song ra nối tiếp (Parallel input/Serial output – PISO)
- Vào nối tiếp ra song song (Serial input/Parallel output – SIPO)



Hình 4.84 Các dạng dịch chuyển dữ liệu của thanh ghi

4.6.2 Thanh ghi dịch vào nối tiếp ra song song

Chức năng của thanh ghi vào nối tiếp ra song song là ghi dữ liệu nối tiếp bằng cách dịch từng bit và cho ra dữ liệu song song.



Hình 4.85 Thanh ghi dịch vào nối tiếp ra nối tiếp và song song dịch phải

Hoạt động của thanh ghi như sau: Khi tác động MR = 0 thì tất cả các ngõ ra của thanh ghi đều bằng 0. Dữ liệu được cho vào Din từng bit một, khi có cạnh lên của xung Ck thì bit đầu tiên được dịch vào Q_0, tiếp theo bit thứ hai được cho vào Din và khi có cạnh lên của xung Ck thứ hai thì bit thứ nhất được dịch sang Q_2 và bit thứ hai được dịch vào Q_1. Và tiếp tục sau 4 xung Ck thì 4 bit dữ liệu nối tiếp được dịch vào trong thanh ghi và bây giờ chúng ta có thể lấy dữ liệu song song tại các ngõ ra Q. Lưu ý khi dịch dữ liệu và thì 1 xung Ck dịch vào 1 bit, bit tiếp theo chỉ được phép cho vào sau khi tác động xung Ck.

Thanh ghi dịch vào nối tiếp ra song song có hai dạng khác nhau về chiều dịch chuyển dữ liệu gọi là dịch trái và dịch phải. Thanh ghi dịch phải là thanh ghi có chiều dịch chuyển dữ liệu từ Q_0 đến Q_3, còn thanh ghi dịch trái thì ngược lại. Thanh ghi như trong hình 4.85 được gọi là thanh ghi dịch phải còn thanh ghi dịch trái được trình bày như trong hình 4.86.



Hình 4.86 Thanh ghi dịch vào nối tiếp ra nối tiếp và song song dịch trái

4.6.3 Thanh ghi dịch vào song song ra song song

Một thanh ghi có thể cho dữ liệu nạp song song và xuất dữ liệu song song như trong hình 4.87. Đặc điểm của thanh ghi dạng này là nạp dữ liệu nhanh vì khi cho dữ liệu vào các ngõ vào D, dữ liệu này sẽ nạp vào thanh ghi chỉ sau một xung Ck và dữ liệu được lấy ra trực tiếp trên các ngõ ra này.



Hình 4.87 Thanh ghi dịch vào song song ra song song

4.6.4 Thanh ghi dịch vào song song ra nối tiếp



Hình 4.88 Thanh ghi dịch vào song song ra nối tiếp dịch phải

Hoạt động của thanh ghi như sau:

Thanh ghi có hai chế độ hoạt động là load dữ liệu và dịch dữ liệu. Hai chế độ này được điều khiển bằng ngõ vào $\overline{Shift}$/Load, khi ngõ vào $\overline{Shift}$/Load = 1 mạch hoạt động với chế độ load dữ liệu và khi ngõ vào $\overline{Shift}$/Load = 0 mạch hoạt động với chế độ dịch dữ liệu.

Ở chế độ load dữ liệu khi $\overline{Shift}$/Load = 1, thì các cổng AND 3B, 3D và 5B cho phép dữ liệu qua còn các cổng AND 3A, 3C và 5A thì không cho phép dữ liệu qua. Do đó lúc này dữ liệu các ngõ vào D0, D1, D2 và D3 được kết nối đến các ngõ vào D của Flip-Flop và nếu tác động 1 xung Ck thì các dữ liệu ngõ vào được chuyển đến các ngõ ra Q.

Ở chế độ dịch dữ liệu khi $\overline{Shift}$/Load = 0, thì các cổng AND 3B, 3D và 5B không cho phép dữ liệu qua còn các cổng AND 3A, 3C và 5A thì cho phép dữ liệu qua. Lúc này thanh ghi có cấu hình như thanh ghi dịch nối tiếp, khi có Ck tác động thì các bit dữ liệu lần lượt dịch nối tiếp đến ngõ ra Dout.

4.6.5 Thiết kế thanh ghi dịch vào nối tiếp ra song song dịch hai chiều

Trước tiên, để thiết kế một mạch điện có nhiều chế độ hoạt động thì các tín hiệu ngõ vào để chọn chế độ cần phải được xác định. Nếu có n ngõ vào điều khiển thì sẽ có 2^n chế độ hoạt động. Trong mạch cần thiết kế có 2 chế độ hoạt động nên chúng ta chỉ cần có 1 ngõ vào điều khiển là đủ. Giả sử gọi S là ngõ vào điều khiển, với S = 0 mạch hoạt động với chế độ dịch phải, S = 1 mạch hoạt động với chế độ dịch trái.

Tiếp theo, chúng ta cần xác định các ngõ vào D của các Flip-Flop của từng chế độ dịch. Chế độ dịch phải theo hình 4.85 ta có: $D_0 = D_{in}$, $D_1 = Q_0$, $D_2 = Q_1$, $D_3 = Q_2$. Chế độ dịch trái theo hình 4.86 ta có: $D_0 = Q_1$, $D_1 = Q_2$, $D_2 = Q_3$, $D_3 = D_{in}$.

Kết hợp với tín hiệu điều khiển S ta có các hàm ngõ vào D của các Flip-Flop như sau:

$$D_0 = \bar{S}D_{in} + SQ_1 \qquad D_1 = \bar{S}Q_0 + SQ_2$$

$$D_2 = \bar{S}Q_1 + SQ_3 \qquad D_3 = \bar{S}Q_2 + SD_{in}$$

Từ đó chúng ta thực hiện được mạch điện như trong hình 4.89.



Hình 4.89 Thanh ghi dịch vào nối tiếp ra song song dịch phải

BÀI TẬP

Bài 4.1 Cho FF-RS có Ck tác động cạnh lên, Pre và Cl tích cực mức cao. Hãy vẽ ký hiệu FF và lập bảng trạng thái cho FF.

Bài 4.2 Cho FF-RS có Ck tác động cạnh xuống, Pre tích cực mức thấp và Cl tích cực mức cao. Hãy vẽ ký hiệu FF và lập bảng trạng thái cho FF.

Bài 4.3 Cho FF-JK có Ck tác động cạnh lên, Pre và Cl tích cực mức thấp. Hãy vẽ ký hiệu FF và lập bảng trạng thái cho FF.

Bài 4.4 Cho FF-JK có Ck tác động cạnh xuống, Pre tích cực mức cao và Cl tích cực mức thấp. Hãy vẽ ký hiệu FF và lập bảng trạng thái cho FF.

Bài 4.5 Cho FF-T có Ck tác động cạnh lên, Pre và Cl tích cực mức cao. Hãy vẽ ký hiệu FF và lập bảng trạng thái cho FF.

Bài 4.6 Cho FF-T có Ck tác động cạnh xuống, Pre tích cực mức thấp và Cl tích cực mức cao. Hãy vẽ ký hiệu FF và lập bảng trạng thái cho FF.

Bài 4.7 Cho FF-D có Ck tác động cạnh lên, Pre và Cl tích cực mức thấp. Hãy vẽ ký hiệu FF và lập bảng trạng thái cho FF

Bài 4.8 Cho FF-D có Ck tác động cạnh xuống, Pre tích cực mức cao và Cl tích cực mức thấp. Hãy vẽ ký hiệu FF và lập bảng trạng thái cho FF.

Bài 4.9 Sử dụng FF của Bài 2/, cho Pre = Cl = 1. Hãy vẽ dạng sóng ngõ ra Q



Bài 4.10 Sử dụng FF của Bài 3/. Hãy vẽ dạng sóng ngõ ra Q



Bài 4.11 Hãy vẽ dạng sóng cho các mạch sau



Hình 1



Hình 2

Giả sử trạng thái ban đầu tác động MR



Hình 3



Hình 4

Giả sử trạng thái ban đầu tác động reset



Hình 5



Hình 6



Hình 7



Hình 8

Bài 4.12 Thiết kế mạch đếm không đồng bộ đếm lên MOD N, sử dụng FF-T, Ck tác động cạnh xuống, Pre tích cực mức cao, Cl tích cực mức cao. Với N = 5, N = 7, N = 9, N = 11, N = 12, N = 13.

Bài 4.13 Thiết kế mạch đếm không đồng bộ đếm lên từ 3 đến 8, FF tự chọn.

Bài 4.14 Thiết kế mạch đếm không đồng bộ đếm xuống từ 10 về 2, FF tự chọn.

Bài 4.15 Thiết kế mạch đếm không đồng bộ đếm lên từ 5 đến 15, FF tự chọn.

Bài 4.16 Thiết kế mạch đếm không đồng bộ đếm lên từ 2 đến 7, FF tự chọn.

Bài 4.17 Thiết kế mạch đếm không đồng bộ đếm xuống MOD N, sử dụng FF-T, Ck tác động cạnh xuống, Pre tích cực mức thấp, Cl tích cực mức thấp. Với N = 6, N = 7, N = 10, N = 12, N = 14.

Bài 4.18 Thiết kế mạch đếm đồng bộ đếm các trạng thái 0, 1, 2, 3, 8, 9, 10, 11.

Bài 4.19 Thiết kế mạch đếm đồng bộ đếm các trạng thái 12, 11, 10, 9, 7, 6, 5.

Bài 4.20 Thiết kế mạch đếm đồng bộ đếm các trạng thái 4, 5, 6, 7, 8, 10, 11.

Bài 4.21 Thiết kế một bộ đếm đồng bộ. Sử dụng Flip Flop J-K, Pre, Res tích cực cao, xung ck kích cạnh lên đếm các giá trị: 1, 4, 3, 5, 7, 6, 2.

Bài 4.22 Thiết kế mạch đếm vòng 4 bit sử dụng FF-JK.

Bài 4.23 Thiết kế mạch đếm vòng xoắn 5 bit sử dụng FF-RS.

Bài 4.24 Cho thanh ghi dịch 8 bit ngõ ra kết nối 8 led đơn

a. Thiết kế mạch dịch 2 led sáng 1 led tắt xen kẽ trên 8 led.
b. Thiết kế mạch dịch 1 led sáng 2 led tắt xen kẽ trên 8 led.
c. Thiết kế mạch dịch 2 led sáng 2 led tắt xen kẽ trên 8 led.
d. Thiết kế mạch dịch 3 led sáng 1 led tắt xen kẽ trên 8 led.
e. Thiết kế mạch dịch 3 led sáng 2 led tắt xen kẽ trên 8 led.
f. Thiết kế mạch dịch 1 led sáng 3 led tắt xen kẽ trên 8 led.
g. Thiết kế mạch dịch 2 led sáng 3 led tắt xen kẽ trên 8 led.

Bài 4.25 Hãy vẽ thanh ghi dịch 8 bit sử dụng FF-RS.

Bài 4.26 Hãy vẽ thanh ghi dịch 8 bit sử dụng FF-JK.

Bài 4.27 Thiết kế thanh ghi dịch 5 bit có thể dịch trái phải với S = 0 dịch trái, S = 1 dịch phải.

Bài 4.28 Thiết kế thanh ghi dịch 5 bit có thể dịch trái phải với S = 1 dịch trái, S = 0 dịch phải.

Bài 4.29 Cho mạch chốt S-R có chân cho phép E, hãy vẽ dạng sóng ngõ ra Q khi cho các dạng sóng ngõ vào như hình vẽ. Giả sử trạng thái ban đầu ngõ ra Q ở mức thấp.



Bài 4.30 Cho bộ đếm như hình vẽ. Hãy vẽ dạng sóng tín hiệu Q0 và Q1 sau 8 xung clock.